「Test Design」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The design model described by only a UML class diagram and an activity diagram is read from a user terminal, the activity diagram is extracted from the design model as a test target, and an execution path is extracted from the test target.例文帳に追加

本発明は、ユーザ端末より、ＵＭＬクラス図とアクティビティ図のみで記述した設計モデルを読み込み、設計モデルからアクティビティ図をテスト対象として抽出し、テスト対象から実行経路を抽出する。 - 特許庁

A testing method includes the steps of: creating design specifications 11 and 12 indicating a plurality of individual specifications and a plurality of common specifications distinguishably; causing a computer to execute the operation of generating test specifications and test data from the design specifications 11 and 12; and testing a program created according to the design specifications 11 and 12 on the basis of the test specifications and test data.例文帳に追加

複数の個別仕様と複数の共通仕様とを判別可能に示す設計書１１、１２を作成するステップと、設計書１１、１２に基づいてテスト仕様書とテストデータとを生成する動作をコンピュータに実行させるステップと、設計書１１、１２に基づいて作成されたプログラムをそのテスト仕様書とそのテストデータとに基づいてテストするステップとを備えている。 - 特許庁

In a status transition table design support portion 230, a test path generation portion 232 generates a test path including a series of test cases to be executed as a status transition test, based on information accepted by an operation specification information input acceptance portion 231.例文帳に追加

状態遷移表設計支援部２３０では、動作特定情報入力受付部２３１が受け付けた情報に基づいて、状態遷移テストとして実行されるべき一連のテストケースからなるテストパスがテストパス生成部２３２によって生成される。 - 特許庁

The test code generator prepares the test code from the test code model information by replacing each variable part in the test code model information for a value of an item in agreement with the variable part in a design information object.例文帳に追加

実施形態のテストコード生成装置は、テストコード雛形情報内の各々の変数部分を設計情報オブジェクト内で当該変数部分に一致する項目の値に置換することにより、テストコード雛形情報からテストコードを生成する。 - 特許庁

When the test quality does not satisfy a target quality (step S16), the blend design information is corrected (step S18).例文帳に追加

試験品質が目標品質を満たさない場合（ステップＳ１６）、配合設計情報を修正する（ステップＳ１８）。 - 特許庁

The positions of the test terminals 21-4 are fixed, and facilitating, automation and standardization of design are attained.例文帳に追加

テスト用端子２１−４の位置は、固定されており、設計の容易化、自動化、標準化などが達成される。 - 特許庁

Personal use or for the purpose of test, examination, analysis, teaching, training or scientific research of the protected layout design 例文帳に追加

保護回路配置の、個人使用又は、試験、調査、分析、教育、訓練又は科学研究目的での使用。 - 特許庁

the block is then tested hydraulically to its full design test pressure on each stream separately 例文帳に追加

それから、そのブロックは水圧テストにかけられ、それぞれの流れに個別的に完全な設計試験圧力をかける - 日本語WordNet

Furthermore, the design supporting device 10 is provided with: a testing part 38 which determines whether or not the reference data can execute the processing group in a batch based on a test item preliminarily set according to the design procedure; and an output part which outputs the test result of the testing means as a test result report 44.例文帳に追加

さらに、予め設計手順に応じて設定された検査項目に基づいて、基準データが処理群の一括実行が可能かを判断する検査部３８と、検査手段による検査結果を検査結果レポート４４として出力する出力部と、を有する。 - 特許庁

To provide a design and a test method that break a linear relationship between a fault detection range or testability and costs of testing or producing a design.例文帳に追加

欠陥検出範囲又はテスト可能性と、設計のテスト又は製造に関するコストとの間の線形的な関係を打ち破る、設計及びテスト方法を提供する。 - 特許庁

To provide a test design method capable of making an integrated circuit efficient in design and low in cost by improving the processing procedures by applying a conventional library.例文帳に追加

既存のライブラリを応用して処理手順の見直しを行うことにより、集積回路の設計効率化及びコスト低減が可能なテスト設計方法を提供する。 - 特許庁

Test bench description 8 is created by a simple text file creation, therefore, jobs are reduced for test-bench creation in order to verify performance of the circuit design of the network equipment, etc.例文帳に追加

簡便なテキストファイルの作成でテストベンチ記述８を作成することで、ネットワーク機器等の回路設計の機能検証を行うためのテストベンチ作成の手間を低減する。 - 特許庁

To provide a semiconductor integrated circuit, a semiconductor integrated circuit design method, a scanning test pattern generation method, and a program capable of reducing cost in a scanning test.例文帳に追加

スキャンテストにおけるコストを低減することができる半導体集積回路、半導体集積回路設計方法、スキャンテストパタン生成方法及びそのプログラムを提供すること - 特許庁

The method and system comprises extracting resources required to run a discrete test case or set of associated test cases on a design.例文帳に追加

この方法およびシステムは、ある設計に対して離散的なテスト・ケースまたは１組の関連するテスト・ケースを実行するのに必要とされるリソースを抽出することを含む。 - 特許庁

To adjust the number of test items to a practicable range for test item candidates obtained by combining information on design related with software to be tested.例文帳に追加

テスト対象とするソフトウェアに関する設計上の情報を組み合わせて得られるテスト項目候補に対してテスト項目の数を実施可能な範囲に調整する。 - 特許庁

To provide a Weibull slope in a safe and proper range, even for few number of test times, when determining a result value of the Weibull slope in order to design or interpret a lifetime test.例文帳に追加

寿命試験の設計や解釈を行うためにワイブルスロープの実績値を求めるにつき、試験回数が少なくても、安全で適切な範囲のワイブルスロープを提供。 - 特許庁

To provide a test clock circuit automatic insertion method capable of automatically inserting a test circuit capable of detecting a delay failure in an LSI after logic synthesis and reducing test facilitation design manhour.例文帳に追加

論理合成後のＬＳＩに遅延故障の検出が可能なテスト回路を自動挿入することができ、テスト容易化設計工数の低減化を図ることができるテストクロック回路自動挿入方法を提供する。 - 特許庁

A program 80 for being tested is automatically tested by a test device 10 based on a test case correct solution 4 created by a high-order design tool 1, an operation procedure 5 for the test case correct solution, and a basic test operation procedure stored in a storage device 100.例文帳に追加

上位設計ツール１で作成されたテストケース正解例４及びテストケース正解例準拠操作手順５と、記憶装置１００に記憶された基本テスト操作手順とに基づいて、テスト装置１０で被テストプログラム８０のテストを自動実行する。 - 特許庁

To provide a function verification device, a test bench, a simulator program, and a storage medium for avoiding unintended register setting in each verification work and allowing a test designer to design a test without taking register competition with the other test into consideration.例文帳に追加

それぞれの検証作業で意図しないレジスタ設定となることを回避することができ、テスト設計者は他のテストとのレジスタ競合を考えることなくテストを設計することができる機能検証装置、テストベンチ、シミュレータプログラム及び記憶媒体を提供する。 - 特許庁

To provide a semiconductor test circuit for remarkably reducing an amount of a scanning test pattern and shortening a full scanning test time by modifying the constitution of an inside scanning chain at any time without increasing a test terminal and remarkably shortening a once-scanning shift action period in an LSI full scanning design, and to provide its test method.例文帳に追加

ＬＳＩのフルスキャン設計において、テスト端子を増加させずに、内部スキャンチェーンの構成を随時変更し、１回のスキャンシフト動作期間の大幅な短縮を行うことで、スキャンテストパターン量の大幅な削減とフルスキャンテスト時間の短縮を可能とする半導体テスト回路及びそのテスト方法を提供する。 - 特許庁

To easily and accurately design a sampling test even in the case that an assumption about skip lot sampling is not true.例文帳に追加

スキップロットサンプリングに関する仮定が成立しない場合であっても、抜取検査を容易且つ高精度に設計する。 - 特許庁

To provide a switch and a switching device, allowing easy continuity test of the switch and easy design of the switch.例文帳に追加

スイッチの導通試験がより容易に行え、スイッチの設計をより容易にし得るスイッチ及びスイッチ装置を提供する。 - 特許庁

To shorten the time for a scan test when performing a scan design in a semiconductor integrated circuit having a hard macro.例文帳に追加

ハードマクロを有する半導体集積回路において、スキャン設計を行う場合、スキャンテストの時間短縮を図る。 - 特許庁

Substrate test data are created from connection information, part information, resist information, and the like extracted from the design data of a substrate.例文帳に追加

基板の設計データから抽出した、結線情報、部品情報、レジスト情報などから、基板テストデータを作成する。 - 特許庁

LSSD is a kind of scan design which uses separate system and scan clocks to distinguish between normal and test mode. 例文帳に追加

LSSDはスキャン設計の一種であり、正常モードとテストモードとを区別するのにシステムクロックとスキャンクロックを別々に使う。 - コンピューター用語辞典

The megacells IP1,..., IPm having the test circuits 12-1,..., 12-m are reused as an IP cell (design property), for example.例文帳に追加

テスト回路１２−１，・・・１２−ｍを有するメガセルＩＰ１，・・・ＩＰｍは、例えば、ＩＰセル（設計資産）として、再利用される。 - 特許庁

Design faults such as specification failures in planning specifications of an entire system (first design stage) and planning detailed specifications of individual ECUs (second design stage) are verified on the basis of test results of a simulation test for the entire system in a simulation environment equivalent to an actual environment.例文帳に追加

そして、この接続ファイルの整合性、または、実車相当のシミュレーション環境によるシステム全体のシミュレーション試験の試験結果に基づいて、システム全体の仕様策定（第１の設計段階）や個々のＥＣＵの詳細仕様の策定（第２の設計段階）における仕様漏れなどの設計不具合を検証する。 - 特許庁

According to this, based on upstream technical/design evidence information and downstream engineering technical information, efficiency of engineering, efficiency of design and improvement in quality of test specification/report can be attained.例文帳に追加

これにより、上流技術・設計エビデンス情報と下流でのエンジニアリング技術情報を元に、エンジニアリングの効率、設計の効率、試験仕様書・成績書の品質向上を図る。 - 特許庁

To provide a test-facilitating design apparatus and its method for verifying and adjusting consistency between adjoining components when constructing a system including a plurality of components including hardware or software, and performing design to estimate appropriate test man-hours by suppressing an abrupt increase of the number of test cases in testing the system.例文帳に追加

ハードウエアまたはソフトウエアを含む複数の部品から成るシステムを構築する場合において、隣接する部品同士間の整合性を検証および調整し、システムのテストにおいてテストケースの数の爆発を抑制し適切なテスト工数を見込む設計を行うためのテスト容易化設計装置ならびにその方法を提供する。 - 特許庁

The system supports establishment of engineering for executing estimation work of plant, order receipt negotiation, procurement/purchase, technical examination, equipment design and prior design of selection, building/civil engineering work, equipment installation work, piping work, instrumentation work, electric facility work, test/adjustment, test operation, test record output, and integrated operation and a database of multidiscipline engineering information.例文帳に追加

プラントの見積もり作業、受注ネゴ、調達・購入、技術検討、機器設計と選定の先行設計、建設・土木工事、機器据付工事、配管工事、計装工事、電気設備工事、試験・調整、試運転、試験記録出力、総合運転を実施するエンジニアリング、総合エンジニアリング情報のデータベースの構築を支援する。 - 特許庁

To provide a business process test design support device for detecting the matching of BP and a Web service to be called from the BP without asking any help, and for generating an executable test path.例文帳に追加

人手を介さずにＢＰとＢＰから呼び出されるＷｅｂサービスの整合性の検出及び実行可能なテストパスの生成を可能とするビジネスプロセステスト設計支援装置を提供する。 - 特許庁

Then it acquires performance information of the test sample based on the inputted first formulation design and judges whether the performance information of the test sample satisfies the target performance information or not.例文帳に追加

入力された第一の配合設計に基づく試験材料の性能情報を取得し、試験材料の性能情報が、コンクリートの目標性能情報を満たすか否かを判別する。 - 特許庁

To provide a clock transferring apparatus which can generate a test signal of desired period with a circuit easy to design in timing and can impress a highly precise jitter to the test signal.例文帳に追加

タイミング設計が容易な回路で、所望の周期の試験信号を生成することができ、高精度のジッタを試験信号に印加することができるクロック乗替装置を提供する。 - 特許庁

To execute a high-quality test in a short time, and execute the high- quality test without imposing a severe design convention on a designer and without requiring an expensive tester.例文帳に追加

高品質なテストを短時間で実行できるようにするほか、設計者に厳しい設計規約を課すことなく且つ高価なテスタを必要とすることなく高品質なテストを可能にする。 - 特許庁

To test dot matrix LED display devices which are different in signal design by set makers under the same conditions.例文帳に追加

セットメーカごとに信号設計が異なるドットマトクリスＬＥＤ表示装置に於いても、同一条件でテストを行える様にすること。 - 特許庁

The authoring utility includes a tool for the author of the Web application to design, realize, test, and arrange a Web base application 104.例文帳に追加

オーサリングユーティリティはウェブアプリケーションのオーサがウェブベースアプリケーション（１０４）を設計し、実現し、テストし、配置するためのツールを含む。 - 特許庁

An area for test and an area for analysis are predetermined based on the design information of the display having the non-rectangular display area.例文帳に追加

非矩形状の表示エリアを有する表示装置の設計情報を利用し、検査領域並びに解析領域を指定する。 - 特許庁

To provide a semiconductor integrated circuit and its testing method and device capable of accomplishing an effective test of the integrated circuit and generating a scan design involving less entanglement of the wiring.例文帳に追加

半導体集積回路の効果的なテストを実現し、且つ、配線の錯綜の少ないスキャンデザインを提供する。 - 特許庁

The technique can be fully integrated into flows of design for testability (DFT) and automatic test pattern generation (ATPG).例文帳に追加

記載された技術は、テスト容易化設計（ＤＦＴ）及び自動テストパターン生成（ＡＴＰＧ）のフローに完全に組込むことができる。 - 特許庁

To easily perform an initialization test of a scan FF circuit by a simple design flow without providing any dedicated pads.例文帳に追加

スキャンＦＦ回路の初期化テストを、専用のパッドを設けることなく、簡便な設計フローにより容易に行えるようにする。 - 特許庁

To reduce the total of scan path lengths in the layout design of a test-facilitated semiconductor integrated circuit having plural scan paths.例文帳に追加

複数のスキャンパスをもつテスト容易化半導体集積回路のレイアウト設計において、スキャンパス長の合計を小さくする。 - 特許庁

SHORTEST DISTANCE CALCULATION METHOD, PEDESTRIAN PROTECTING TEST LINE GENERATION METHOD, PROGRAM, DESIGN SUPPORT DEVICE AND RECORDING MEDIUM例文帳に追加

最短距離計算方法および歩行者保護用試験線作成方法およびプログラムおよび設計支援装置および記録媒体 - 特許庁

in a clinical trial, a medical test on a patient that is not a part of the original study design. 例文帳に追加

臨床試験において、患者に対して実施される医学的検査のうち当初の研究デザインには含まれていないもの。 - PDQ®がん用語辞書 英語版

Also, the contents of change of the design documents showing the relation between the contents of the tests and troubles, the troubles, and the contents of the design for products thereby and test documents and program are managed in association with each other in the test stages of the development of the software.例文帳に追加

また、ソフトウェア開発の試験段階において試験内容と障害の関係及び障害とそれによる生産物となる設計内容を示す設計ドキュメント、試験内容を示す試験ドキュメント及びプログラムの変更内容を連携して管理する。 - 特許庁

To provide a semiconductor device in which expansion of a test pattern can be performed without changing design of BIST by enabling an operation test in which an address signal supplied from the outside is taken in, in addition to an operation test by BIST.例文帳に追加

ＢＩＳＴによる動作試験に加えて、外部から供給されるアドレス信号を取り込んだ動作試験を可能とすることにより、ＢＩＳＴを設計変更することなく試験パターンの拡充を図り得る半導体装置を提供する。 - 特許庁