Time delayの部分一致の例文一覧と使い方
該当件数 : 7639件
The sampling phase setting means 8 calculates a video data integrated value every field under each of these setting conditions, detects a frequency dividing ration and delay time which result the largest integrated value in these integrated values, and sets the frequency dividing ration of the frequency dividing section 6a and the delay time of the delay section to the detected frequency dividing ration and delay time respectively.例文帳に追加
同サンプリング位相設定手段8はこれら各設定状態のもとで1フィールドごの映像データ積算値を算出し、この積算値のうちで最大の積算値となる分周比及び遅延時間を検出し、同検出した分周比及び遅延時間にするように分周部6a及び遅延部7を設定する。 - 特許庁
The delay circuit B62 sets delay time prescribed time shorter than delay time set by the delay circuit A105, and when the input of the reset signals to the reporting exclusive control board 30 is stopped, a CPU 70 counts down an displays the timing of pressing a RAM clear switch 60 on a 7-segment LED 75.例文帳に追加
遅延回路B62は、遅延回路A105が設定する遅延時間よりも所定時間短い遅延時間を設定し、報知専用制御基板30にリセット信号の入力が停止されると、CPU70は、7セグメントLED75にRAMクリアスイッチ60を押下操作するタイミングをカウントダウン表示する。 - 特許庁
The effect of the SET phenomenon is eliminated by providing a delay time to a clock, in order to prevent a hold time from being increased due to the delay time, a leading edge delay clock is given to one storage node so as to delay transition from the storage node and the whole latch mode to a through node.例文帳に追加
SET現象の影響をクロックに遅延時間を設けることにより排除するが、その遅延時間によってホールド時間が増加させられることを防止するために、一方の記憶ノードへは、その記憶ノード及び全体のラッチモードからスルーモードへの移行が遅延させられるような前縁エッジ遅延クロックが入力される。 - 特許庁
The delay circuit B62 sets delay time prescribed time shorter than delay time set by the delay circuit A105, and when the input of the reset signals to the display control board 39 is stopped, a CPU 70 counts down an displays the timing of pressing a RAM clear switch 60 on an existing special pattern display device (LCD) 6.例文帳に追加
遅延回路B62は、遅延回路A105が設定する遅延時間よりも所定時間短い遅延時間を設定し、表示制御基板39にリセット信号の入力が停止されると、CPU70は、既存の特別図柄表示装置(LCD)6にRAMクリアスイッチ60を押下操作するタイミングをカウントダウン表示する。 - 特許庁
The time-delay circuit 96 delays the transmission of the input signal 22a inputted to the time-delay circuit 96 by the time substantially equal to the time necessary for the input signal 22b or 22a to pass through the selective circuit 98.例文帳に追加
時間遅延回路96が、入力信号22b又は22aが選択回路98を通過する時間に実質的に等しい時間だけ、時間遅延回路96に入力された入力信号22aの伝送を遅延させる。 - 特許庁
A time deviation measurement section 71 measures a time deviation between an echo peak and an AD sampling timing, a delay time calculation section 72 calculates a delay time, a graph creation section 73 creates a graph indicating their relationship and a storage section 80 stores it.例文帳に追加
時間ずれ測定部71がエコーピークとADサンプリンタイミングとの時間ずれを計測し、ディレータイム算出部72がディレータイムを算出し、これらの関係を示すグラフをグラフ作成部73が作成し記憶部80に記憶させる。 - 特許庁
The delay compensation part 24 outputs a main signal resulting from subtracting an extent of delay D1 inputted from the delay measurement part 16 from a preset normal time t, to a BS interface 25.例文帳に追加
遅延補正部24は、遅延測定部16から入力された遅延量D1を、予め設定された規定時間tから減算した主信号をBSインタフェース25に出力する。 - 特許庁
Thereafter, in the delay adjustment part, proper vias for delay adjustment are selected among unconnected vias if adjustment of delay time is necessary, and the wiring between the vias on the first wiring is removed.例文帳に追加
その後、遅延調整部において、遅延時間の調整が必要であれば、未接続ビアから、遅延調整に適したビアを選択し、第1の配線上のビア間の配線を削除する。 - 特許庁
Upon elapsing a delay time DT adjusted depending on the comparison result signal CONT after the transistor FET1 is turned off, a delay circuit DLY outputs a high level delay signal FP.例文帳に追加
遅延回路DLYは、トランジスタFET1がオフされてから、比較結果信号CONTに応じて調整される遅延時間DTの経過後に、ハイレベルの遅延信号FPを出力する。 - 特許庁
Each of signal processing circuit parts is provided with at least one of delay relating parts 120, 130, 150 and 160 and each of delay relating parts is related to the delay time affected by a change in a power voltage VDD impressed thereto.例文帳に追加
信号処理回路部分は、少なくとも1つの遅延関与部120,130,150,160を含み、該遅延関与部は、これに印加された電源電圧VDDの変化により影響された遅延時間に関与する。 - 特許庁
To provide a variable delay circuit that can control a high frequency signal over a wide range with high accuracy by eliminating occurrence of inversion of a delay time increment due to delay dispersion in the circuit.例文帳に追加
回路の遅延ばらつきによる遅延時間増分の逆転現象を無くし、高周波信号を高精度で広範囲に渡り制御可能な可変遅延回路を提供する。 - 特許庁
To achieve a delay profile detector circuit for detecting a delay profile at high reliability even when there is multi-path having a long delay time, and a receiver using the same.例文帳に追加
遅延時間の大きいマルチパスが存在する場合でも、信頼性の高い遅延プロファイルを検出できる遅延プロファイル検出回路、及びそれを用いた受信装置を実現すること。 - 特許庁
A delay profile denoting a signal power distribution with respect to a delay time of received signals comprising a plurality of paths is measured and valid data are extracted from the measured delay profile.例文帳に追加
複数のパスからなる受信信号の遅延時間に対する信号電力分布を示す遅延プロファイルを測定し、測定された遅延プロファイルの中から有効データを抽出する。 - 特許庁
To provide an OFDM receiver that can sufficiently eliminate a delay wave by taking into account a relative phase in addition to the amplitude ratio of a direct wave and the delay wave and a delay time and reduce bit errors after demodulation furthermore.例文帳に追加
直接波と遅延波との振幅比や遅延時間の他に、相対位相をも考慮して遅延波を十分に除去し、復調後のビット誤りを更に少なくする。 - 特許庁
The variable delay device 25 delays each cycle of an oscillation signal of the voltage- controlled oscillator 21 by a delay time corresponding to a control delay control variable from the up-down counter 39 and provides an output.例文帳に追加
可変遅延器25は、アップダウンカウンタ39からの制御遅延制御値に対応する遅延時間で電圧制御発振器21の発振信号の各サイクルを遅延して、出力する。 - 特許庁
Outputs from the differentiation circuit 3 and the pulse delay circuit 4 are inputted to an EXOR circuit 6 and a pulse delay circuit 5 for tracking the delay time of the EXOR circuit 6.例文帳に追加
差動化回路3とパルス遅延回路4の出力は、EXOR回路6に入力され、EXOR回路6の遅延時間を追尾するパルス遅延回路5に入力される。 - 特許庁
This digital system is manufactured in which, for example, a programmable delay circuit can be inserted into the clock input part of a flip flop, and the delay time of the delay circuit can be retrieved by a genetic algorithm (GA).例文帳に追加
例えば、フリップフロップのクロック入力部にプログラマブル遅延回路が挿入され、この遅延回路の遅延時間が遺伝的アルゴリズム(GA)によって探索されるディジタルシステムを製造する。 - 特許庁
To provide a radio wave environment measurement device capable of measuring a delay time and a power level of each delay wave constituting a multipath, and detecting an arrival direction of each delay wave.例文帳に追加
マルチパスを構成する各遅延波の遅延時間及び電力レベルを測定すると共に、各遅延波の到来方向を検出可能な電波環境測定装置を提供する。 - 特許庁
A delay section 4 delays the encoded stream SB, having a shorter encoding delay out of the encoded streams SA and SB steadily by a time, corresponding to the difference in the encoding delay between the SA and SB.例文帳に追加
遅延部4は符号化ストリームSA及びSBのうち、符号化遅延が短い方のSBを、SAの符号化遅延とSBの符号化遅延の差の時間分定常的に遅延する。 - 特許庁
The clocks CL2 and CL3 are obtained from the common clock CL1 by a delay adjusting circuit 101 and a delay time variable delay adjusting circuit 102 when being independently delayed.例文帳に追加
クロックCL2,CL3は共通のクロックCL1からそれぞれ遅延調整回路101及び遅延時間可変遅延調整回路102によって独立して遅延されて得られる。 - 特許庁
Further, a current time adjustment section 110 of the client terminal 20 and a current time adjustment section 136 of the video synchronous server 10 mutually match the current time, a communication time management section 134 measures a communication delay time between each client and the server and corrects the reproduction start time by using the measured time.例文帳に追加
また、互いの現在時刻調整部110と136で時刻合わせを行い、通信時間管理部134で各クライアントとサーバとの通信遅延時間を測定し、測定した時間で再生開始時刻を補正する。 - 特許庁
The delay time of this document is specified to the total value of the maximum time of the information, i.e. the maximum time from the start time of the key touch to the string striking time, the calculated time of a reference locus, and the processing time of a post-recording processing section 31.例文帳に追加
このときの遅延時間は情報の最大処理時間、すなわち押鍵開始時刻から打弦時刻までの最大時間とリファレンス軌道の計算時間と記録後処理部31の処理時間との合計値とする。 - 特許庁
To provide a wireless device capable of suppressing increases of delay time and packet error rate.例文帳に追加
遅延時間およびパケットエラー率の増加を抑制可能な無線装置を提供する。 - 特許庁
Further, a shift register is provided which delays the command value by using the detection delay time.例文帳に追加
更に、検出遅れ時間を用いて指令値を遅延させるためのシフトレジスタ45を設ける。 - 特許庁
To shorten delay time of information transmission while reducing power consumption of a fire alarm.例文帳に追加
火災警報器の消費電力を低減しつつ情報伝送の遅延時間を短縮する。 - 特許庁
To distribute video in real time as required without causing a delay.例文帳に追加
遅延を生じさせることなく、必要に応じてリアルタイムの映像を配信できるようにする。 - 特許庁
By arranging arrival time of a sample component set by a pipeline 17 to be sufficiently later than delay time due to signal transmission delay, the signal delay time can be absorbed so that the devices can be cooperated at correct timing.例文帳に追加
また、配管17により設定される試料成分の到達時間が、信号の伝達遅れ等による遅れ時間よりも十分大きくなるようにしておけば、この遅れ時間を吸収させることができるため、正確なタイミングで装置を協働させることができる。 - 特許庁
SYSTEM AND METHOD COMPENSATING TIME DELAY FOR COMPENSATION OF SPACE VEHICLE MOTION例文帳に追加
宇宙船の運動の補償に対する時間遅れを補償するシステム及びその方法 - 特許庁
DEVICE FOR DETERMINATION OF TIME-DELAY BETWEEN MAIN-STREAM ULTRASONIC FLOW SENSOR AND SIDE-STREAM GAS ANALYZER例文帳に追加
主流超音波フローセンサと副流ガスアナライザとの間の時間遅延を決定する装置 - 特許庁
The extender section E consists of a synchronous counter and its operation delay time is reduced.例文帳に追加
エクステンダ部Eは、同期型カウンタで構成されて、その動作遅延時間が短縮される。 - 特許庁
To remove an interference wave from other radar system different in a delay time.例文帳に追加
遅延時間の異なる他のレーダ装置からの干渉波を除去することを可能にする。 - 特許庁
To perform access control in a radio transmission line with high performance and little delay time.例文帳に追加
高性能かつ遅延時間の少ない無線伝送路におけるアクセス制御を行う。 - 特許庁
The circuit 17 gives a delay time to the signal (b) on the basis of the signal (d).例文帳に追加
遅延回路17は、信号dに基づいて信号bに対して遅延時間を与える。 - 特許庁
To achieve both the reduction of processing delay time and the accurate speaker identification performance.例文帳に追加
処理遅延時間の短縮化と高精度な話者識別性能とを両立させる。 - 特許庁
The prescribed current value is set to a current value for time-delay tripping the main breaker 20.例文帳に追加
所定電流値は、メインブレーカ20を時延引きはずしする電流値に設定される。 - 特許庁
When the transmission delay deviation is positive (YES in 50), response monitor time is increased (51).例文帳に追加
伝送遅延偏差が正の場合(50がYES)、応答監視時間を増加させる(51)。 - 特許庁
To obtain a VBV delay in accordance with a bit rate without cost increase and a limit in an encode time.例文帳に追加
コストアップやエンコード時間の制限無しに、ビットレートに沿ったVBVディレイ(vbv_delay)を求める。 - 特許庁
After a lapse of the delay time, the power is interrupted to reduce wasteful power consumption in the standby state.例文帳に追加
遅延時間経過後は、電源をオフして、待機時の無駄な消費電力を低減する。 - 特許庁
In the communication network system, a home agent 60 calculates a network average delay time D1 of an access network ANW1 and a network average delay time D2 of an access network ANW2 based on flow arrival rates of flows f1-f9 in respective intervals and a flow average delay time.例文帳に追加
ホームエージェント60は、フローf1〜f9の各区間におけるフローの到着率およびフローの平均遅延時間に基づいて、アクセスネットワークANW1のネットワーク平均遅延時間D1と、アクセスネットワークANW2のネットワーク平均遅延時間D2とを演算する。 - 特許庁
MOBILE COMMUNICATION TERMINAL TEST SYSTEM, BASE STATION SIMULATOR, AND DELAY TIME MEASUREMENT METHOD例文帳に追加
移動体通信端末試験システム、基地局模擬装置、及び遅延時間測定方法 - 特許庁
A communication delay part 150 delays start of the wireless call until the standby time is measured.例文帳に追加
待機時間が計時されるまで無線通話の開始を通信遅延部150が遅延させる。 - 特許庁
A time delay is reduced by changing initial voltages of regeneration latch outputs.例文帳に追加
時間遅延は、再生ラッチ出力の最初の電圧を変えることによって減少される。 - 特許庁
METHOD FOR DECIDING ECHO CONNECTION COEFFICIENT AND ECHO DELAY TIME IN BIDIRECTIONAL ELECTRIC COMMUNICATION SYSTEM例文帳に追加
双方向電気通信システム内でエコ—結合係数とエコ—遅延時間を決定する方法 - 特許庁
After the delay time lapses, the increase of the fuel is started to make the exhaust temperature low.例文帳に追加
このディレイ時間の経過後に、排気温度を低下させるべく、燃料増量を開始する。 - 特許庁
To obtain a communication device which relays a packet requiring real-time processing with a low delay.例文帳に追加
リアルタイム処理が必要なパケットを低遅延で中継する通信装置を得ること。 - 特許庁
To accurately measure a transmission delay time of an auxiliary signal line used for timing calibration.例文帳に追加
タイミング校正用の補助信号線路の伝搬遅延時間を精度よく測定する。 - 特許庁
An M1-2 is offset with respect to a reference line d to give a delay of δ time.例文帳に追加
M1‐2は、基準線dに対してオフセットされδ時間だけ遅延を与える。 - 特許庁
The circuit 10 varies the delay quantity at a predetermined time width and a predetermined frequency.例文帳に追加
可変ディレイ回路10は、所定の時間幅、周波数で遅延量を変動させる。 - 特許庁
The MU2-2 is offset with respect to the reference line d to give a delay of Δ time.例文帳に追加
MU2‐2は基準線dに対してオフセットされΔ時間だけ遅延を与える。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|