「arithmetic array」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Data transfer is executed by the one bit unit or by the two or more bit units between the DRAM cell array 30 and an arithmetic circuit 32 in which arithmetic elements are arranged according to the pairs of the prescribed number of bit lines of the DRAM cell array, and an arithmetic operation corresponding to an instruction is executed in the arithmetic element.例文帳に追加

ＤＲＡＭセルアレイの所定数のビット線対に対応して演算エレメントが配置された演算回路（３２）との間で１ビット単位または複数ビット単位でデータ転送を実行し、演算エレメント内で命令に応じた演算を実行する。 - 特許庁

To provide an arithmetic element tile which are connected in a two-dimensional array form and can alter a construction of a hardware, arithmetic unit including a plurality of the arithmetic element tiles, and a manufacturing method of the arithmetic unit.例文帳に追加

二次元のアレイ状に配列して接続され、ハードウエアの構成を変更することができる演算要素タイル、該演算要素タイルを複数含む演算装置、及び該演算装置の製造方法を提供する。 - 特許庁

The filter circuit is also provided with an arithmetic circuit 6 that applies an arithmetic operation to the current signal ID received in parallel from the storage array sections SH1-SHn on the basis of prescribed coefficient data and provides an output of an arithmetic result IDS.例文帳に追加

記憶列部SH1〜SHnから並列に入力された電流信号IDを所定の係数データに基づき演算を行って演算結果IDSを出力する演算回路6がある。 - 特許庁

To further reduce the layout area of a memory array in a parallel arithmetic processing device incorporated in a memory for executing arithmetic processing in parallel by a single instruction.例文帳に追加

単一命令で並列に演算処理を実行するメモリ内蔵並列演算処理装置においてメモリアレイのレイアウト面積をさらに低減する。 - 特許庁

An arithmetic unit 12 of a disk array controller 10 defines one of a plurality of hard disks 20 as a reserve disk.例文帳に追加

ディスクアレイコントローラ１０の演算装置１２は、複数のハードディスク２０の内、１台をリザーブディスクとして定義する。 - 特許庁

To realize an adaptive array antenna high in precision by reducing the arithmetic amount required to update a weighting coefficient value.例文帳に追加

重み付けの係数値を更新する演算量を削減して、精度の高いアダプティブアレーアンテナを実現する。 - 特許庁

An orthogonal memory 80 for converting an array of system bus data (DTV) and arithmetic data (DTH) is disposed between a system bus interface and a memory cell mat for storing the arithmetic data.例文帳に追加

システムバスインターフェイスと演算用データを格納するメモリセルマットの間に、システムバスデータ（ＤＴＶ）と演算用データ（ＤＴＨ）の配列を変換する直交メモリ（８０）を設ける。 - 特許庁

To provide an adaptive array antenna the arithmetic amount of which is between that of the LMS(Least Mean Square) algorithm and the RLS(Recursive Least Square) algorithm and the convergence time of an array response of which is close to that of the RLS algorithm.例文帳に追加

演算量がＬＭＳアルゴリズムとＲＬＳアルゴリズムの中間位でアレイ応答値の収束時間がＲＬＳアルゴリズムに近いアダプティブアレイアンテナの実現。 - 特許庁

To reduce an arithmetic quantity and a circuit scale of an entire elimination device that is used in combination with an array antenna so as to eliminate interference.例文帳に追加

アレーアンテナと組み合わせて使用して干渉を除去し、装置全体の演算量および回路規模を小さくすること。 - 特許庁

A memory cell selecting operation is arbitrated by an arbitrating circuit 124 in a control circuit 21 in order to prevent competition with an arithmetic operation in the arithmetic circuit, and the refresh of the memory cell array is executed.例文帳に追加

この演算回路における演算操作と競合を回避するように制御回路（２１）内の調停回路（１２４）によりメモリセル選択動作を調停してメモリセルアレイのリフレッシュを実行する。 - 特許庁

To provide a device for carrying out inverse quantization and inverse discrete cosine transformation arithmetic using an effective shift register array.例文帳に追加

本発明においては、高速逆量子化（ＩＱ）および逆離散コサイン変換（ＩＤＣＴ）のための効果的な実装が提案されている。 - 特許庁

To realize timing detection and frequency synchronization with a small amount of arithmetic operations in a radio receiver using an adaptive array antenna.例文帳に追加

アダプティブアレーアンテナを利用する無線受信装置において、少ない演算量でタイミング検出および周波数同期を実現する。 - 特許庁

This device is provided with a first serial access memory performing delivery and receipt of data with the memory cell array and a second serial access memory performing delivery and receipt of data with the plurality of arithmetic circuit 40 in addition to a memory cell array 10 holding data and a plurality of arithmetic circuit 40 performing receiving operation.例文帳に追加

データを保持しておくメモリセルアレイ１０とデータを受取り演算を行う複数の演算回路４０に加え、メモリセルアレイ１０との間でデータ授受を行う、第１のシリアルアクセスメモリと、複数の演算回路４０との間でデータ授受を行う、第２のシリアルアクセスメモリとを備える。 - 特許庁

In a systolic array circuit, although on FF (D flip flop) 120 has been used as a primary holding region of the result of an arithmetic operation, a D latch 110 is adopted as the primary holding region of the arithmetic operation.例文帳に追加

シストリックアレイ型回路では、演算結果の一次保持領域として、ＦＦ（Ｄフリップフロップ）１２０が使用されていたが、本発明では、演算結果の一次保持領域としてＤラッチ１１０を採用した。 - 特許庁

The central arithmetic part 13 instructs a first function including a function for making a gate array 14 operate so that a communication network 3 can communicate with an indoor machine 2a.例文帳に追加

中央演算部１３はゲートアレイ１４に動作を行わせ、通信網３と室内機２ａとが通信する機能を含む、第１の機能を指示する。 - 特許庁

To suppress the increase in the amount of operations due to an increase in the number K of the antenna elements of an array antenna, by performing efficient arithmetic operations on the occasion of power estimation.例文帳に追加

パワー推定に際して効率的な演算を行うことにより、アレーアンテナのアンテナ素子数Ｋの増加による演算量の増加を抑制する。 - 特許庁

Arithmetic operations of ALUs 12 in some unit circuits 10c, of a plurality of unit circuits 10c provided in the ALU array circuit, are sometimes unnecessary.例文帳に追加

ＡＬＵアレイ回路に設けられた複数の単位回路１０ｃの内、幾つかの単位回路１０ｃ中のＡＬＵ１２の演算動作は時として不要である。 - 特許庁

An evaluation value arithmetic part 38 calculates an evaluation value (GSCF) based on power of a DC vicinity component of the sign data array on a frequency axis.例文帳に追加

評価値演算部３８においては、周波数軸上において符号データ列が有するDC付近成分のパワーに基づいて評価値(GSCF)を演算する。 - 特許庁

The array antenna comprises a plurality of antenna elements, a plurality of multipliers for multiplying transmitting/received signals by coefficients and an arithmetic unit for calculating the coefficients of the multipliers.例文帳に追加

複数のアンテナ素子と、係数と送受信信号とを乗算する複数の乗算器と、各乗算器の係数を演算する演算器を持つアレイアンテナである。 - 特許庁

A chromameter 1 comprises a polychromater 4 as a spectral optical system including a light-receiving sensor array 43, a signal processing circuit 5, and an arithmetic and control unit 6.例文帳に追加

色彩輝度計１は、受光センサアレイ４３を備える分光光学系としてのポリクロメータ４、信号処理回路５及び演算制御部６を備えている。 - 特許庁

Filter arithmetic parts 2a and 2b receives a couple of voice data arrays and perform filter operation, by using the filter coefficient array selected by the selection parts 5a and 5b.例文帳に追加

フィルタ演算部２ａ，２ｂは、一対の音声データ列を受け、フィルタ係数列選択部５ａ，５ｂが選択したフィルタ係数列を用いてフィルタ演算を行う。 - 特許庁

This SIMD type microprocessor comprises a processor element array part composed of a plurality of processor elements, each processor element including M-pieces of arithmetic logic units (M is a natural number of 2 or more) and M-pieces of arithmetic result storage registers corresponding to the individual arithmetic logic units.例文帳に追加

本発明に係るＳＩＭＤ型マイクロプロセッサは、複数のプロセッサエレメントがプロセッサエレメントアレイ部を構成し、各プロセッサエレメントが夫々、Ｍ個（Ｍは２以上の自然数）の算術論理演算回路、及び、個々の算術論理演算回路に対応するＭ個の演算結果格納用レジスタを装備するＳＩＭＤ型マイクロプロセッサである。 - 特許庁

To provide a CMOS image sensor configured to readily satisfy both optical characteristics of a pixel array and arithmetic characteristics of a logic circuit, and a method of manufacturing the CMOS image sensor.例文帳に追加

画素アレイの光学特性とロジック回路の演算特性との両方を容易に満足させることのできるＣＭＯＳイメージセンサ及びその製造方法を提供する。 - 特許庁

The arithmetic operation circuit is constituted so that an input signal of each FA may be changed according to each operation by enabling the FA array to be used in common in multiplication and division.例文帳に追加

ＦＡアレイを乗算及び除算において共通に使用できるようにし、各ＦＡの入力信号を各演算に応じて切り替えるように構成する。 - 特許庁

In this gate array, a logic cell that configures a logical operation circuit and a program setting light receiving element for setting an arithmetic program to this logic cell are mounted on a planar chip.例文帳に追加

論理演算回路を構成するロジックセルと、このロジックセルに演算プログラムを設定するプログラム設定用受光素子とを平面状のチップ上に搭載したゲートアレイ。 - 特許庁

To accurately detect the focused state of an object or a distance up to the object by appropriately performing arithmetic processing in accordance with the object detecting state of each pixel array.例文帳に追加

各画素列の被写体検出状態に応じて適切な演算処理を行って被写体の焦点状態又は被写体までの距離を正確に検出する。 - 特許庁

To provide a receiver with an adaptive array diversity, that uses a simple algorithm whose arithmetic amount is nearly equal to that by the LMS(least mean square) algorithm and whose weight is converged at a high- speed.例文帳に追加

ＬＭＳと演算量がほぼ同等な簡単なアルゴリズムを用い、かつ、高速にウエイトが収束する適応アレーダイバーシティの受信装置を提供すること。 - 特許庁

For a gate array 42, logical constitution among gate circuits 42a is attained according to an FPGA data module stored in an FPGA data memory 41 and an arithmetic operation is performed in terms of the hardware.例文帳に追加

ゲートアレイ４２は、ＦＰＧＡデータメモリ４１に記憶されたＦＰＧＡデータモジュールに従ってゲート回路４２ａ間の論理構成がなされ、ハードウェア的に演算を行う。 - 特許庁

Signals x1-x4 received from antennas 2a-2d are respectively given to adaptive array signal processing sections 3-5, corresponding to users and also to a matrix arithmetic section 6.例文帳に追加

複数のアンテナ２ａ〜２ｄの受信信号x1〜x4は、それぞれ、各ユーザ対応のアダプティブアレー信号処理部３〜５に入力されるとともに、行列演算部６に入力される。 - 特許庁

The gate array 11 controls the level of the orthogonal digital base band signals I/Q through logical arithmetic operations to control the transmission power from the antenna 18 to have a prescribed level.例文帳に追加

アンテナ１８からの送信電力は、直交デジタルベースバンド信号Ｉ／Ｑの振幅がゲートアレイ１で論理演算により制御され、所定のレベルに制御される。 - 特許庁

To provide radio communication equipment for controlling the sharpness of the directivity of an array antenna according to the fluctuating state of a radio propagation path without increasing arithmetic processing quantity.例文帳に追加

演算処理量が増大することなく、無線伝搬路の変動状態に応じてアレイアンテナの指向性の鋭さを制御可能な無線通信装置を提供する。 - 特許庁

Thus, arithmetic processing in which bit lines BL and transistors in a memory cell array 1 are used is not required, and hence a read-out time can be shortened and power consumption can be reduced.例文帳に追加

このように、ビット線ＢＬやメモリセルアレイ１内のトランジスタを使った演算処理を行う必要がないため、読出時間を高速化することができ、消費電力を低減できる。 - 特許庁

To provide a CDMA adaptive array antenna receiver with which an arithmetic amount of an adaptive update algorithm to calculate an antenna weight coefficient is remarkably reduced so as to lighten the processing load on a DSP.例文帳に追加

アンテナ重み係数を算出するための適応更新アルゴリズムの演算量の大幅な削減を図って、ＤＳＰの処理負荷を軽くしたＣＤＭＡ適応アレーアンテナ受信装置を得る。 - 特許庁

In deblocking filter processing, as to a pixel array intersecting a boundary between adjacent blocks, pixel values v_2' to v_7' after filtering are computed by filter arithmetic equations as shown below.例文帳に追加

デブロックフィルタ処理は、互いに隣接するブロック間の境界線と直交する画素列について、デブロックフィルタ後の各画素の値ｖ_2'〜ｖ_7'を、下式のフィルタ演算式により算出する。 - 特許庁

To provide a CMOS image sensor which can easily satisfy both an optical property of a unit cell pixel array and an arithmetic property of a logic circuit.例文帳に追加

単位画素アレイ部の光学特性とロジック回路部の演算特性との両方を容易に満足させることのできるＣＭＯＳイメージセンサ及びその製造方法を提供すること。 - 特許庁

To provide a display device and a computer program, which achieve reduction in variance in luminance value of a light-emitting tube array without requiring a huge memory and a high-speed arithmetic circuit.例文帳に追加

膨大なメモリ及び高速の演算回路を必要とすることなく、発光管アレイの輝度値のバラツキを低減することが可能な表示装置及びコンピュータプログラムを提供する。 - 特許庁

An antenna input T1 discriminated not in use at a design point of time of the wireless receiver among antenna inputs to an adaptive array arithmetic processing LSI 10 is set in advance to a register 3.例文帳に追加

アダプティブアレイ演算処理用ＬＳＩ１０のアンテナ入力のうち、無線受信装置の設計時点で不使用と判明しているアンテナ入力Ｔ１を予めレジスタ３に設定しておく。 - 特許庁

The dynamic reconfiguration logical circuit 50 has a plurality of dynamic reconfiguration arithmetic units (DRPU) 100 arranged like an array and a plurality of dynamic connection units (DCU) 200.例文帳に追加

動的再構成論理回路装置５０は、アレイ状に配置された複数の動的再構成演算ユニット（ＤＲＰＵ）１００と、複数の動的接続ユニット（ＤＣＵ）２００とを有する。 - 特許庁

The arithmetic unit calculates the coefficients of the elements in a proposed method so that the beam pattern of the array antenna has a flat top main lobe having an adjustable beam width and a specified side lobe ratio.例文帳に追加

演算器は、アレイアンテナのビームパターンが調整可能なビーム幅を持つフラットトップなメインローブと所定のサイドローブ比を持つように、提案された方法で素子の係数を演算する。 - 特許庁

This high-speed visual sensor is provided with an A/D converter array 13 where one A/D converter 210 corresponds to a photodetector 120 of each array of a photodetector array 11 and with a parallel processing unit 14 consisting of an arithmetic element 400 having an information register 410 latching position information of a pixel in the inside and corresponding one to one to each photodetector 120.例文帳に追加

受光素子アレイ１１の各列の受光素子１２０に対して１個のＡ／Ｄ変換器２１０を対応させたＡ／Ｄ変換器アレイ１３と、受光素子１２０と１対１に対応し、内部に画素の位置情報を保持する情報レジスタ４１０を有する演算素子４００からなる並列処理機構１４とを備えている。 - 特許庁

This LED array driving device comprises a storage means 10 for storing brightness correction data for correcting brightness of each LED element in the LED array, an arithmetic operation means 13 for generating operation data by calculating display data for displaying them on the LED array 11 and brightness correction data, and a driving means 14 for driving each LED element based on the operation data.例文帳に追加

ＬＥＤアレイ１１内の各ＬＥＤ素子の輝度を補正する輝度補正データを格納するための格納手段１０と、ＬＥＤアレイ１１に表示する表示データと輝度補正データとを演算して演算データを生成するための演算手段１３と、演算データに基づいて各ＬＥＤ素子を駆動するための駆動手段１４とを備える。 - 特許庁

In the light incident face 1a or light emission face 1b on which a micro-lens array 10 is formed, a flat face 12 on which the micro-lens array 10 is not formed has surface rouness showing Ra ≥0.1 μm but ≤2 μm, wherein a center line arithmetic average roughness denotes Ra.例文帳に追加

光入射面１ａと光出射面１ｂとのうちのマイクロレンズアレイ１０が形成された方の面のマイクロレンズアレイ１０が形成されていない平面部１２は、中心線算術平均粗さＲａとして０．１μｍ以上、２μｍ以下で表される表面粗さを有する。 - 特許庁

The high-speed vision sensor includes an analog-to-digital (A/D) converter array 13, including A/D converters 210 corresponding to respective lines of photodetectors 120 of a photodetector array 11, and a parallel processing system 14 consisting of arithmetic elements 400 and shift registers 410, in one-to-one correspondence to the respective photodetectors 120.例文帳に追加

受光素子アレイ１１の各列の受光素子１２０に対して１個のＡ／Ｄ変換器２１０を対応させたＡ／Ｄ変換器アレイ１３と、受光素子１２０と１対１に対応する演算素子４００と転送用シフトレジスタ４１０からなる並列処理機構１４とを備えている。 - 特許庁

A multiple-length arithmetic unit 4-1 converts the data in the array structure inputted from the encoder 3 into data, in a list structure that is a data structure particular for the present invention, and writes the data into a memory 5.例文帳に追加

多倍長演算部４−１は、符号化部３から入力される配列構造のデータを、本発明特有なデータ構造であるリスト構造のデータに変換してメモリ５に書込みを行う。 - 特許庁

A connection part 31 for sorting the data read from the reading port of the data memory part 4 so as to correspond to ternary operation is provided between the data memory part 4 and the arithmetic part 32 of the ALU array part.例文帳に追加

データメモリ部４とＡＬＵアレイ部の演算部３２との間に、データメモリ部４の読み出しポートから読み出されたデータを３項演算に対応するように振り分ける接続部３１を設ける。 - 特許庁