「automatic layout design」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To enable automatic design of a wiring layout exhibiting a strong resistance to an external stress.例文帳に追加

外部から受けるストレスに対して強い耐性を示す配線のレイアウトを自動設計する。 - 特許庁

AUTOMATIC LAYOUT DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT AND BUS WIRING AUTOMATIC GENERATION DEVICE SUITABLE FOR THE METHOD例文帳に追加

半導体集積回路の自動レイアウト設計方法及びその方法に適用するバス配線自動発生装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, LAYOUT DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, AND AUTOMATIC LAYOUT PROGRAM OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路、半導体集積回路のレイアウト設計方法、及び半導体集積回路の自動レイアウトプログラム - 特許庁

To provide automatic layout and format setting of content in design of a specific medium, and automatic format setting in the change of design.例文帳に追加

本発明は、特定媒体のデザインに対するコンテンツの自動的なレイアウトおよび書式設定と、デザインの変更に対する自動的な書式設定を提供する。 - 特許庁

To provide an automatic design method with which the terminal layout of slanted wirings is efficiently performed with a little computational quantity.例文帳に追加

少ない計算量で効率的に斜め配線の終端レイアウトを行う自動設計方法を提供する。 - 特許庁

LAYOUT DESIGN-SUPPORT SYSTEM OF SEMICONDUCTOR INTEGRATED CIRCUIT, SLIT-CREATING METHOD OF INTERCONNECTION, AND AUTOMATIC SLIT-CREATING DEVICE例文帳に追加

半導体集積回路のレイアウト設計補助システム、配線のスリット生成方法および自動スリット生成装置 - 特許庁

METHOD, DEVICE AND PROGRAM FOR AUTOMATIC ARRANGEMENT WIRING FOR LAYOUT DESIGN IN SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路におけるレイアウト設計の自動配置配線方法及び装置並びに自動配置配線プログラム - 特許庁

In the automatic layout and wiring design method, a transition coefficient (signal transition coefficient) regulating operations of a signal between cells is found from logic design verification data created by a logic circuit design apparatus 200, and layout design is performed with the signal transition coefficient as an evaluation reference.例文帳に追加

論理回路設計装置２００で作成されたロジック設計時の検証データから、各セル間の信号の動作を規定する遷移係数（信号遷移係数）を求め、この信号遷移係数を評価基準としてレイアウト設計を行う。 - 特許庁

To provide the automatic layout method of an LSI and a recording medium for recording the automatic layout program of the LSI which is capable of designing a layout for eliminating delay violation paths or reducing the delay violation paths within a short processing time in LSI layout design.例文帳に追加

ＬＳＩレイアウト設計において、短い処理時間で、遅延違反パスを無くすか、若しくは遅延違反パスを低減させたレイアウトの設計を行うことが可能なＬＳＩの自動レイアウト方法、及びＬＳＩの自動レイアウトプログラムを記録した記録媒体を提供する。 - 特許庁

LAYOUT DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, AUTOMATIC LAYOUT DESIGN DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT, LAYOUT DESIGN ASSISTANCE SYSTEM OF SEMICONDUCTOR INTEGRATED CIRCUIT, PHOTOMASK, PHOTOMASK MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT MANUFACTURING METHOD, CONTROL PROGRAM, AND READABLE STORAGE MEDIUM例文帳に追加

半導体集積回路のレイアウト設計方法、半導体集積回路の自動レイアウト設計装置、半導体集積回路のレイアウト設計補助システム、フォトマスク、フォトマスクの製造方法、半導体集積回路、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 - 特許庁

To provide a seven sift position automatic transmission capable of realizing forward seven shift position of short overall length and easy layout design.例文帳に追加

全長が短く、レイアウト設計が容易でありながら、前進７段化を実現することができる７速自動変速機を提供する。 - 特許庁

To provide a design method for a dummy pattern applicable to an IC, where no automatic layout/wiring is used and a wiring data which is manually corrected.例文帳に追加

自動配置配線を用いないＩＣや手修正を行った配線データに適用できるダミーパターンの設計方法を提供する。 - 特許庁

In this automatic layout design system 1, when a straight line showing the layout of a fence panel is inputted, part number data are selected from a recording part 4 so that the dimension of the straight line is matched to the total dimension of the fence panel, and layout design is performed based on the selected part number data.例文帳に追加

レイアウト自動設計システム１は、柵パネルのレイアウトを示す直線が入力されると、その直線の寸法と柵パネルの合計寸法とが一致するように、品番データを記録部４から選択し、その選択した品番データに基づいて、レイアウト設計を行う。 - 特許庁

Additional layout for the power supply lines is thereby unnecessary in the cells, resulting in area reduction as well as enabling to design by using an existing automatic placement and routing tool.例文帳に追加

そのために、セルにはあらかじめ上記データ保持回路用電源のための端子を通常の信号線と同様に設けて設計しておく。 - 特許庁

To provide an automatic analyzer free from limitations on layout of various mechanisms, and thus causing no bottlenecks, for example, in a space-saving design of the automatic analyzer.例文帳に追加

本発明は、各機構の配置が制限を受けることとなり、自動分析装置の省スペース化設計などの障害とならない自動分析装置を提供することを目的とする。 - 特許庁

To provide a design method for a semiconductor integrated circuit allowing automatic correction of circuit information about a correction circuit into circuit information about a circuit wherein timing deterioration or wiring congestion is suppressed, along a cell layout of a mask layout design, in a short time.例文帳に追加

修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った、タイミング悪化や配線混雑の抑制された回路の回路情報に修正することが自動的に且つ短期間で可能となる半導体集積回路の設計方法を提供する。 - 特許庁

The automatic layout apparatus arranges and wires the cell layouts on the basis of a layout model, and the layout model is provided with the graphic information of the cell layouts which is necessary for wiring between cell layouts and the information on a wiring prohibited area 21 in which wiring is regarded as a design rule violation.例文帳に追加

自動レイアウト装置は、レイアウトモデルに基づいてセルレイアウトを配置及び配線するが、このレイアウトモデルは、セルレイアウト間の配線に必要なセルレイアウトの図形情報と、配線を設けるとデザインルール違反となる配線禁止領域２１の情報とを備えている。 - 特許庁

Namely, reliability in the result of the logic synthesis is improved, it is not necessary to repeat the logic synthesis and automatic layout wiring, and a period for design can be shortened.例文帳に追加

つまり、論理合成結果の信頼性が向上し、論理合成と自動配置配線とを繰り返す必要が無くなり、設計期間を短縮することができる。 - 特許庁

To provide a selection assisting apparatus of an automatic transmission for improving the degree of freedom in layout in a compartment and the cosmetic design properties in a selection lever and for obtaining improved operation characteristics.例文帳に追加

車室内のレイアウト自由度とセレクトレバーのデザイン性を高めることができ、しかも常に良好な操作特性が得られる自動変速機のセレクトアシスト装置を提供する。 - 特許庁

The arrangement of layout cells is executed based on the circuit connection information including the design constraint stored in the circuit connection information storing part 6 by an automatic arranging part 9.例文帳に追加

自動配置部９では、回路接続情報記憶部６に記憶される設計制約を含む回路接続情報に基づきレイアウトセルの配置が実行される。 - 特許庁

To provide a net list creation method that facilitates an analysis considering physical information at timing verification, and a layout design method that performs automatic placement considering physical information.例文帳に追加

タイミング検証時に物理情報を考慮した分析を容易にするネットリスト作成方法と、物理情報を考慮した自動配置を行うレイアウト設計方法を提供する。 - 特許庁

To provide a select assist device for an automatic transmission which can enhance freedom degree of the layout inside the vehicle cabin and design properties of a select bar, and moreover, in which excellent operation characteristics can be acquired.例文帳に追加

車室内のレイアウト自由度とセレクトレバーのデザイン性を高めることができ、しかも良好な操作特性が得られる自動変速機のセレクトアシスト装置を提供する。 - 特許庁

To provide a selection assisting apparatus of an automatic transmission for improving the degree of freedom in layout in a compartment and the cosmetic design properties in a selection lever and for obtaining improved operation characteristics with moderation feeling.例文帳に追加

車室内のレイアウト自由度とセレクトレバーのデザイン性を高めることができ、しかも節度感のある良好な操作特性が得られる自動変速機のセレクトアシスト装置を提供する。 - 特許庁

An amount of steps of focal measures at the time of performing automatic focusing is corrected by using an amount of image characteristics obtained from a layout image calculated from an image or design data photographed with the first magnification.例文帳に追加

第一の倍率で撮像した画像または設計データから求まるレイアウト画像から得られる画像特徴量を用いて、オートフォーカス実行時の焦点測度のステップ量を補正する。 - 特許庁

To shorten the time required for wiring at automatic pattern layout design of a semiconductor integrated circuit, and to prevent an MOS transistor from being damaged by the effect of a process antenna.例文帳に追加

半導体集積回路の自動パターンレイアウト設計時において、配線作業時間を短縮するとともに、プロセス・アンテナ効果によるＭＯＳトランジスタへのダメージ防止を実現する。 - 特許庁

To provide a select assisting device for an automatic transmission capable of improving the degree of freedom for cabin layout and design characteristics of a select lever and obtaining suitable operation characteristics with a click-stop-like feeling.例文帳に追加

車室内のレイアウト自由度とセレクトレバーのデザイン性を高めることができ、しかも節度感のある良好な操作特性が得られる自動変速機のセレクトアシスト装置を提供する。 - 特許庁

An automatic arrangement processing part 34 divides into a plurality of areas, a substrate where an electronic circuit whose design is determined by an automatic layout processing part 33 is formed and prepares in advance a map that evaluates a margin into which the cell for adjustment can be inserted for each area.例文帳に追加

自動配置処理部３４は、自動レイアウト処理部３３によってデザインが確定した電子回路が形成される基板を複数のエリアに分割し、エリア毎に調整用セルを挿入できる余裕度を評価したマップを事前に作成する。 - 特許庁

In this automatic layout method of LSI used in the layout design of the LSI, for the layout of initial arrangement (step S103), by extracting a critical path (step S104), inserting a buffer to the extracted critical path (step S106) and then conducting timing-driven for improved arrangement (step S107), a layout result without delay violation paths or with few delay violation paths is obtained.例文帳に追加

ＬＳＩのレイアウト設計において用いられるＬＳＩの自動レイアウト方法において、初期配置のレイアウト（ステップＳ１０３）に対して、クリティカルパスを抽出し（ステップＳ１０４）、この抽出されたクリティカルパスにバッファを挿入した後に（ステップＳ１０６）、タイミングドリブン改良配置を行うことにより（ステップＳ１０７）、遅延違反パスが無いか、若しくは遅延違反パスが少ないレイアウト結果を得る。 - 特許庁

An automatic layout circuit design supporter 10 of the semiconductor integrated circuit uses library data 212 to which layout coordinates data 221 of a diffusion layer inside cells is added, calculates a distance between the diffusion layers with respect to the adjacently arranged cells, and decides an arrangement position of the cell concerned based on the distance.例文帳に追加

本発明による半導体集積回路の自動レイアウト回路設計支援装置１０は、セル内の拡散層のレイアウト座標データ２２１を付加したライブラリデータ２１２を用い、隣接配置するセルとの拡散層間の距離を計算し、その距離に基づいて当該セルの配置位置を決定する。 - 特許庁

To provide an automatic layout apparatus in which all design rule violations due to wiring between cells are avoided without reducing the integration of a semiconductor device and sharply increasing wiring processing time.例文帳に追加

本発明は、半導体装置の集積度を低下させず、配線処理時間を大幅に増大させることなく、セル間配線によるすべてのデザインルール違反を回避することができる自動レイアウト装置を提供する。 - 特許庁

To provide a layout method for semiconductor integrated circuit in which integration of semiconductor chip can be enhanced while shortening the design period, by providing a processing step for performing automatic placement and routing of basic cells allowed to be placed in an automatic layout area including an area between megamacros by providing the basic cells additionally with information for allowing placement in an area prohibiting placement of basic cell except the megamacro.例文帳に追加

配置許容基本セルに対してはメガマクロを除いた基本セル配置禁止領域での配置を許可する情報を付加して、メガマクロ間の領域を含む自動レイアウト領域における配置許容基本セルの自動配置・配線を行う処理工程を備え、半導体チップの集積度を向上し、かつ設計期間を短縮することが可能な半導体集積回路のレイアウト方法を提供する。 - 特許庁

This automatic design device is provided with a layout information preparing part 1 for arranging a plurality of delay cells by folding them multiple times by using delay cell layout having a plurality of transistor patterns and an rough wiring part 12 for carrying out the rough wiring of the plurality of delay cells by deciding the deviation of the inter-gate capacity of each of the plurality of transistor patterns from the process information.例文帳に追加

複数のトランジスタパターンを有する遅延セルレイアウトを用いて複数の遅延セルを複数回折り返して配置する配置情報作成部１１、及びプロセス情報から複数のトランジスタパターンのそれぞれのゲート間容量の偏りを判定して複数の遅延セルの概略配線を行う概略配線部１２を備える。 - 特許庁

Automatic layout and wiring method of a semiconductor integrated circuit is provided with a step for deciding a wiring route, while a via shape and the number of vias are considered based on information, where layout design is terminated in outline wiring, a step for estimating the number of use wirings for each outline wiring search unit and a step for verifying the result.例文帳に追加

半導体集積回路の自動配置配線方法は、概略配線において、配置まで終了した設計情報に基づき、ビア形状／個数を考慮しながら配線経路を決定するステップと、概略配線探索単位ごとに使用配線本数を見積もるステップと、その結果を検証するステップを備えるようにした。 - 特許庁

To provide an oil cooler with smooth attachment and detachment with respect to an automatic transmission in a small space without using a bolt, capable of carrying out enlargement of a degree of freedom in design of a peripheral layout, improvement of reliability and durability of a seal part, reduction of the numbers of components and materials, and improvement of cooling performance.例文帳に追加

ボルトを用いることなく、オートトランスミッションに対して小スペースでスムーズに脱着でき、周辺レイアウトの設計自由度の拡大、シール部の信頼性及び耐久性の向上、部品点数及び材料の減少、冷却性能の向上を図ることができるオイルクーラの提供。 - 特許庁

To reduce the cost by minimizing a chip area and to improve the layout design efficiency by calculating a current consumption value at every function cell from the result of an automatic arrangement wiring, reinforcing the optimum power source, preventing a malfunction owing to the voltage lowering of an internal circuit and optimizing the power source wiring.例文帳に追加

自動配置配線の結果より各機能セル毎に消費電流値を算出して最適な電源配線の補強を行い、内部回路の電圧降下による誤動作を防止し、電源配線の最適化を行うことで、チップ面積の最小化によるコスト削減と、レイアウト設計効率の向上を図る。 - 特許庁

The automatic composing system S is provided with: a composing design tool 1 for generating and editing composing instruction information with reference to a layout sheet file 5, a galley setting library file 6, and a record data XML file 7; and a composing engine 2 for generating an output file 10 in a required format on the basis of information of the files.例文帳に追加

台紙ファイル５、小組ライブラリファイル６、レコードデータＸＭＬファイル７を参照し、組版指示情報を生成し、編集する組版デザインツール１と、これらのファイルの情報に基づいて所要の形式の出力ファイル１０を生成する組版エンジン２とを備えた自動組版システムＳである。 - 特許庁