「bit data bus」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A host circuit 4 is configured to hold a potential of a bus 7 at Low potential for 1 GBT and to then send bit values of address data to the bus 7 sequentially for the unit of 1 GBT.例文帳に追加

ホスト回路４が、バス７の電位を１GBT間Low電位に保持し、その後、アドレスデータのビット値の各々を順次１GBTずつバス７に送出するようにした。 - 特許庁

Furthermore, each of a plurality of client circuits 6_1-6_m measures the time during which the bus 7 is held at the Low potential and synchronously to the measured time, bit values of address data sent to the bus 7 are sequentially detected.例文帳に追加

また、複数のクライアント回路６_1〜６_mの各々が、バス７が当該Low電位に保持されている時間を測定し、その測定した時間に同期して、バス７に送出されたアドレスデータのビット値を順次検出するようにした。 - 特許庁

A cell and a parity bit sent through a data bus 12a are fed to a horizontal parity arithmetic section 50 via an input section 26, where a horizontal parity bit is calculated.例文帳に追加

データバス１２ａにより伝送されたセルおよびパリティビットは入力部２６を経て水平パリティ演算部５０に送られ、水平パリティビットが計算される。 - 特許庁

A PMOS transistor between a power source and each bit line of an internal data bus sets the bit line to an H level when a read enable signal is in an L level.例文帳に追加

電源と内部データバス各ビット線との間のＰＭＯＳトランジスタは、リードイネーブル信号がＬレベルの時に該ビット線をＨレベルにする。 - 特許庁

(4) Concerning ECRC generation, a 32 bit CRC arithmetic unit and a 64 bit CRC arithmetic unit are loaded, and the ECRCs are simultaneously calculated, and a correct CRC arithmetic result is selected based on data length on the bus in generating a packet.例文帳に追加

(4) 前記のECRC生成について、32bitと64bitのCRC演算器を搭載して同時に計算し、パケット生成時にバス上のデータ長を元に正しいCRC演算結果を選択する。 - 特許庁

A data line of a PCI(Peripheral Component Interconnect) bus interconnecting a personal computer 3 to external peripheral devices is divided in a direction of a bit width and camera modules 1 being inspection objects are connected to each division bit.例文帳に追加

パーソナルコンピュータ３と外部周辺機器を接続するＰＣＩバスのデータ線をｂｉｔ幅方向に分割し、分割ｂｉｔ毎に検査対象である複数のカメラモジュール１を接続する。 - 特許庁

When normal bit lines BL3 and /BL3 are selected, spare bit lines SBL2 and /SBL2 are simultaneously selected and column selection gates are arranged so that these lines are connected to different read data bus pairs.例文帳に追加

正規のビット線ＢＬ３，／ＢＬ３の選択が行なわれる場合に同時にスペアビット線ＳＢＬ２，／ＳＢＬ２の選択を同時に行ない、これらが異なる読出データバス対に接続されるようにコラム選択ゲートを配置する。 - 特許庁

When an empty region, in which the monitor result is stored, runs out of the storage region, as a result of a long term monitoring, the PM circuit 10 selects not more than n-bit data among the m-bit data as the monitor result, and outputs the data via a data bus 17 to an I/O 16.例文帳に追加

長期間にわたるモニタの結果、記憶領域にモニタ結果を格納する空き領域がなくなった場合には、ＰＭ回路１０は、モニタ結果のｍｂｉｔデータの内、ｎｂｉｔ以下を選択し、データバス１７を介して、Ｉ／Ｏ１６より外部に出力する。 - 特許庁

The semiconductor memory controller, which outputs data to be stored in a memory unit to the memory unit via a bus of N-bit width (N is an even number), duplicates the data, simultaneously outputs the respective data of N/2 bit width to two different locations of the memory unit, and stores the duplicated data in the two locations of the memory unit, respectively.例文帳に追加

メモリ部に記憶するデータを、Ｎ（ただし、Ｎは偶数）ビット幅のバスを介して、メモリ部へ出力する半導体メモリコントローラであって、データの２重化処理を行い、それぞれのデータを、Ｎ／２ビット幅にて、同時にメモリ部の２箇所に出力し、メモリ部の２箇所に記憶する。 - 特許庁

When receiving desired communication data comprising a binary bit string via a bus line 142 from a main CPU 20 at first, a light emission control CPU 14 divides the received bit string by 3 bits each from the start bit (S1).例文帳に追加

まず、発光制御ＣＰＵ１４が、メインＣＰＵ２０からバスライン１４２を介して２進数のビット列からなる所望の通信データを受け取ると、発光制御ＣＰＵ１４は、受け取ったビット列を開始ビットから３ビットごとに分割する（Ｓ１）。 - 特許庁

An input/output data bus has normally parallel signal bits of (n) pieces transmitting column data, but an additional parallel signal bit does not transmit normally column data and redundant column data.例文帳に追加

入出力データ・バスは、通常は列データを搬送するｎ個の並列信号ビットを有するが、追加の並列信号ビットは通常は列データも冗長列データも搬送しない。 - 特許庁

A switching device 100, arranged between the common memory of the LAN and a transmission/reception control part, is provided with reception data bus control circuits 101-104 provided corresponding to bit sliced reception data buses 151-153, and plural transmission data bus control circuits 105-108 provided corresponding to bit sliced transmission data buses 154-158.例文帳に追加

ＬＡＮの共通メモリ７２０と送受信制御部７１１〜７１４間に配置されるスイッチング装置１００は、ビットスライスされた受信データバス１５１〜１５４に対応して設けられた複数の受信データバス制御回路１０１〜１０４と、ビットスライスされた送信データバス１５４〜１５８に対応して設けられた複数の送信データバス制御回路１０５〜１０８とを備える。 - 特許庁

The switchers 3-1 to 3-8 are switched to a data side, and when resource data converted into a 64 bit bus by a bus width conversion part 5 are applied, the resource data are written in the NAND flash memory whose CE is made active to which the command signal has been applied.例文帳に追加

切換器３−１〜３−８をデータ側に切り換え、バス幅変換部５で６４ｂｉｔバスに変換された素材データを与えると、ＣＥがアクティブかつコマンド信号が与えられたＮＡＮＤフラッシュメモリにその素材データが書き込まれる。 - 特許庁

Transistors 4, 5 drive a pair of data lines DZ, DX to a predetermined potential level in response to potentials of the pair of bit lines BLZ, BLX, thereby transferring data of the pair of bit lines BLZ, BLX to a pair of data bus lines DBZ, DBX.例文帳に追加

該トランジスタ４，５は、ビット線対ＢＬＺ，ＢＬＸの電位に応じてデータ線対ＤＺ，ＤＸを所定電位に駆動することによりビット線対ＢＬＺ，ＢＬＸのデータをデータバス線対ＤＢＺ，ＤＢＸに伝達する。 - 特許庁

Then, the SDRAM 7 is put into an active state while the remaining 16 bit data (the address 1 data) on the data bus are written to a flash ROM 9.例文帳に追加

そして、ＳＤＲＡＭ７をアクティブ状態にし、その間にデータバス上にある残りの１６ｂｉｔのデータ（アドレス１データ）をフラッシュＲＯＭ９に書き込む。 - 特許庁

To efficiently transfer data even when a bit width of effective data on a transfer bus varies, and to perform an orthogonal transform, in a circuit performing the orthogonal transform of a data array.例文帳に追加

データ配列の直交変換を行なう回路において、転送バス上の有効データのビット幅が異なる場合においても効率的にデータを転送して直交変換を行う。 - 特許庁

At the time of a multi-bit test, An I/O combiner 50 degenerates data of a plurality of bits read out to pairs of data buses TDB0-TDB3 from a memory cell array MA in parallel and outputs them to a pair of data bus RTDB.例文帳に追加

マルチビットテスト時、Ｉ／Ｏコンバイナ５０は、メモリセルアレイＭＡから並列にデータバス対ＴＤＢ０〜ＴＤＢ３に読出された複数ビットのデータを縮退してデータバス対ＲＴＤＢへ出力する。 - 特許庁

At the time a buffer memory 2103 has read the data volume equivalent to 128 pixels (32 bit×4 data) of a synchronous image data 222 output from a scanner engine 201, it starts to prepare reading, in order to transfer it to the CPU bus 221.例文帳に追加

そのため、スキャナエンジン２０１から出力される同期系画像データ２２２は、１２８画素分（３２bit×４データ）がバッファメモリ部２１０３にライトされた時点で、ＣＰＵバス２２１側に転送するためのリード準備に入る。 - 特許庁

To calculate each check bit, a specific subset to the data bits is assigned, and two bits of the data block are transferred through each data bus.例文帳に追加

拡張チェック・ビットを使用せずに、シンドローム・ビット・ベクトルの値を使用して、データ・ブロック内で発生した単一ビットのエラーを検出して訂正し、対になった二重ビットのエラーを検出する。 - 特許庁

For example, since access can be simultaneously made to 4 bites (an oblique line part) with a third bit as the forefront from a start of reception, even if the minimum unit of the data treated by the transmitter is 8 bits, the data can be transferred in the 32-bit width of the data bus.例文帳に追加

例えば、受信開始から３バイト目を先頭とする４バイト（斜線部）に同時にアクセスし得るので、送信元が扱うデータの最小単位が８ビットであっても、データバスの３２ビット幅で転送が行える。 - 特許庁

To solve the problem that the efficiency of memory access deteriorates by a bit width conversion period of data generated when an internal data transfer width is narrower than a data bus width of a DRAM.例文帳に追加

内部のデータ転送バス幅がＤＲＡＭのデータバス幅より小さい場合に生じるデータのビット幅変換期間によるメモリアクセスの効率の低下を解決する。 - 特許庁

One end of each of the bit lines is connected to a data bus RDB1 or RDB2 via a reading selection gate 65 for transmitting read data from the selected memory cell when the data are read.例文帳に追加

各ビット線の一端は、データ読出時に選択メモリセルからの読出データを伝達するための読出選択ゲート６５を介して、データバスＲＤＢ１またはＲＤＢ２と接続される。 - 特許庁

The information processor includes a peripheral circuit 20-3 including a register 24-4 having a plurality of bits, a data bus 12, and a CPU 11 which accesses to a specific bit of the plurality of bits of the register 24-4 through the data bus 12.例文帳に追加

本発明の情報処理装置は、複数ビットを有するレジスタ２４−４を備える周辺回路２０−３と、データバス１２と、データバス１２を介してレジスタ２４−４の複数ビットのうちの特定ビットに対してアクセスするＣＰＵ１１と、を具備している。 - 特許庁

An n-bit data bus that the main amplification parts share is arranged between two divisions of the banks, and (n) CAS latency control circuits are arranged concentrically between two divisions of banks crossing the two divisions for the arrangement of the data bus at right angles.例文帳に追加

主増幅部に共有されるｎビットデータバスをバンクを二分した間に配置し、ｎ個のＣＡＳレイテンシー制御回路をデータバスの配置のための二分とは直交する方向にバンクを二分した間に集中的に配置するようにした。 - 特許庁

When one reference bit line BLr is driven to a selection state in accordance with a reference string selection signal SELref which is the result of decoding a column address CA at data access, the potential of the selection reference bit line BLr is transferred to a reference data bus line BDref.例文帳に追加

データアクセス時において、コラムアドレスＣＡのデコード結果である参照列選択信号ＳＥＬｒｅｆに応じて１本の参照ビット線ＢＬｒが選択状態に駆動されると、選択参照ビット線ＢＬｒの電位が参照データバス線ＢＤｒｅｆへと伝達される。 - 特許庁

A bit with a different bus is allocated in each IO module, when data obtained from the outside is updated during one scanning, the bit is set to "0" and a CPU module issues an inquiry cycle for reading the allocated bit before IO data update processing, specifies an IO module in which data is updated to read only the specified IO module.例文帳に追加

ＩＯモジュール毎にバスの異なったビットを割り当て、１スキャンの間に外部から取り込むデータが更新されると、このビットを“０”にし、ＣＰＵモジュールはＩＯデータ更新処理の前にこの割り当てられたビットを読み出す問い合わせサイクルを発行してデータが更新されたＩＯモジュールを特定し、この特定したＩＯモジュールのみ読み込みを行うようにした。 - 特許庁

To effectively utilize the bus width of a storage means capable of writing/reading out data by bit width larger than that of I/O data.例文帳に追加

入出力データのビット幅より大きなビット幅でデータの書き込み読み込みを行うことのできる記憶手段に対して、そのバス幅を有効に活用する。 - 特許庁

To dispense with a bit inversion operation by a central processing unit in reading or writing data to and from a peripheral module by the central processing unit through a data bus.例文帳に追加

中央処理装置がデータバスを介して周辺モジュールからデータを読み出し、また書き込む際に、中央処理装置がビット反転操作をしないで済むようにする。 - 特許庁

When the special reproduction is started, the node 30 transmits encoded image data and identification data to the bus 1 at a bit rate that meets the fast reproduction.例文帳に追加

マスターノード３０は特殊再生が開始された場合、高速再生に合わせたビットレートで、符号化画像データと識別情報をバス１に送出する。 - 特許庁

Thus the bus width of the storage means capable of writing/ reading out data by bit width larger than that of I/O data can be effectively utilized.例文帳に追加

以上の構成により、入出力データのビット幅より大きなビット幅でデータの書き込み読み出しを行うことのできる記憶手段に対して、そのバス幅を有効に活用することが可能となる。 - 特許庁

For a two-burst length, two M-bit readout data from storage cells corresponding to control access commands respectively are output to the data input/output bus in a period of two cycles.例文帳に追加

２バースト長の場合は、制御アクセスコマンドそれぞれに対応する記憶セルからの２つのＭビットの読み出しデータを２サイクルの期間データ入出力バスに出力する。 - 特許庁

To provide an on-vehicle sensor data transmission apparatus for improving data accuracy and increasing the number of sensor unit connections without increasing a bit rate, namely, a bandwidth of a bus.例文帳に追加

バスのビットレートすなわち帯域を増大することなく、データ精度の向上とセンサユニット接続数の増加を可能とする車載センサデータ伝送装置を提供すること。 - 特許庁

The additional parallel signal bit can transmit normally a clock signal such as an echo-clock or the like related to data outputted to a data bus.例文帳に追加

追加の並列信号ビットは、通常は、データ・バス上に出力されるデータに関連づけられたエコー・クロックなどのクロック信号を搬送することができる。 - 特許庁

Data pre-fetched 2 bits from a memory array and transmitted to an amplifier circuit 154 by a data bus is ordered in accordance with the least significant bit of a column address being a start address externally given.例文帳に追加

メモリアレイから２ビットプリフェッチされデータバスによって増幅回路１５４に伝達されたデータは外部から与えられるスタートアドレスであるコラムアドレスの最下位ビットに応じて順序づけされる。 - 特許庁

Photoelectric converters 601 to 610 of a number according to the bus clock of the moving picture data, are turned on, and they transmit using one or more cables 3 at a transmission speed according to the bit rate of the moving picture data.例文帳に追加

そして、動画像データのバスクロックに応じた数の光電変換器６０１〜６１０をオンにし、動画像データのビットレートに応じた伝送速度で１つまたは複数のケーブル３を使用して伝送する。 - 特許庁

Both of a pair of complementary small amplitude data bus lines ND and *ND are respectively made conductive and nonconductive with a ground line in accordance with the value of selected bit data.例文帳に追加

選択されたビットデータの値に応じて一対の相補的な小振幅データバスラインＮＤ及び＊ＮＤの一方及び他方がそれぞれグランド線と導通し及び非導通となる。 - 特許庁

A 3-state non-inverting driver drives a bit line of an external data bus corresponding to a signal formed by inverting an output signal of the data latch only during an H level of the read signal.例文帳に追加

３ステート非反転ドライバは、リード信号がＨレベルの間のみデータラッチの出力信号を反転した信号に外部データバスの対応するビット線を駆動する。 - 特許庁

The converted cell data are fed to a parity check section 56, where the horizontal parity bit is checked and outputted through a data bus 12b via an output section 38.例文帳に追加

変換されたセルデータはパリティチェック部５６に送られて水平パリティビットがチェックされた後、出力部３８を経てデータバス１２ｂにより伝送される。 - 特許庁

To improve EMI characteristics by lowering the clock frequency for transferring image data to a liquid crystal panel and decreasing the varying quantity for each bit of the image data transferred by a bus line.例文帳に追加

画像データを液晶パネルへ転送するためのクロック周波数を低減させ、バスラインで転送される画像データの各ビットの変化量を低減させ、ＥＭＩ特性を改善する。 - 特許庁

To prevent the delay of a signal caused by the length of an internal data bus and to secure data continuity in a semiconductor integrated circuit on which a plurality of memory cells having a relatively short bit length of one word are mounted.例文帳に追加

１ワードのビット長が比較的短いメモリセルを複数搭載する半導体集積回路において、内部データバスの長さに起因する信号の遅延を防止すると共に、データの連続性を確保する。 - 特許庁

To reduce the variation of the value of each bit of data to be transferred through a bus line in a driving circuit for a liquid crystal display device which transfers image data to a liquid crystal panel.例文帳に追加

画像データを液晶パネルへ転送する液晶表示装置の駆動回路において、バスラインで転送されるデータの各ビットの値の変化量を低減することができる液晶表示装置の駆動回路を実現する。 - 特許庁

To realize a driving circuit for a liquid crystal display device capable of reducing variation amounts in each bit value of data transmitted via a bus line, in the driving circuit for the liquid crystal display device wherein image data are transmitted to a liquid crystal panel.例文帳に追加

画像データを液晶パネルへ転送する液晶表示装置の駆動回路において、バスラインで転送されるデータの各ビットの値の変化量を低減することができる液晶表示装置の駆動回路を実現する。 - 特許庁

To provide a color printer in which the occupancy of bus consumed for reading out video data is reduced by shortening the time required for reading out bit map data from a recording medium on the second and subsequent pages at the time of printing a plurality of copies.例文帳に追加

複数部数の印刷の２頁目以降におけるビットマップデータの記憶媒体からの読み出し時間を短縮し、ビデオデータの読み取りに費やされるバス占有率を軽減したカラー印刷装置を提供する。 - 特許庁

ATM frame data 100, inputted from the side of STM, are added with a parity bit by a PTY-generating part 10 and a PTY-imparting part 12, transferred via an I/O port 16 and a data bus 36 to a RAM 20 by the control of a DMA controller 18 and successively written on the RAM 20.例文帳に追加

STM 側から入力されたATM フレーム・データ100 は、PTY 生成部10とPTY 付与部12によりパリティビットが付加され、DMA コントローラ18の制御によりI/O ポート16およびデータ・バス36を介してRAM20 に転送されRAM20に順番に書き込まれる。 - 特許庁

The time division transfer circuits 107A, 107B performs data transfer using the data bus at a m-bit unit independently of the burst length, wherein m denotes a minimum burst length capable of being set to the mode register 122.例文帳に追加

時分割転送回路１０７Ａ，１０７Ｂは、モードレジスタ１２２に設定可能な最小バースト長をｍ（＜ｎ）とした場合、バースト長にかかわらずデータバスを用いたデータの転送をｍビット単位で行う。 - 特許庁