「buffer element」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

A CPU 11 compares a disconnection position detected by the disconnection checking circuit 20 with a predetermined printing area in print data, and if a printing position by the heating element at the disconnection position is determined to overlap with the printing area, printing is performed from, e.g., a reverse direction (from the underside of the printing layout), for the print data expanded into the print buffer of a RAM 13.例文帳に追加

ＣＰＵ１１は、断線チェック回路２０によって検出された断線位置と印刷データにおける所定の印刷エリアとを比較し、断線位置の発熱体による印刷位置と印刷エリアとが重なると判定された場合に、ＲＡＭ１３の印刷バッファに展開された印刷データに対して、例えば逆方向で（印刷レイアウトの下側から）印刷する。 - 特許庁

At least one two-input buffer for inputting a clock signal and the output signal of a gating circuit is inserted on the post-stage of the gating circuit directly driving an element to supply a clock and by connecting a fixed value signal to a terminal, to which the clock signal is directly connected, inside the gating circuit, to which the clock signal is directly connected, logically equivalent conversion is performed.例文帳に追加

被クロック供給素子を直接駆動しているゲーティング回路の後段に、クロック信号とゲーティング回路の出力信号を入力とする二入力バッファーを少なくとも１個以上挿入し、クロック信号が直接接続されているゲーティング回路の中でクロック信号が直接接続されていた端子に固定値信号を接続することで、論理的に等価な変換を行う。 - 特許庁

The element for optical modulation has a metal thin film or metal microstructure exciting a surface plasmon, a dielectric thin film which selects an optical frequency coupled to the surface plasmon, and a micropulse light source having a frequency spread in a region where near field light leaks, and is characterized in using buffer effect of the surface plasmon on the interface between metal and a dielectric.例文帳に追加

本光変調素子は、表面プラズモンを励起する金属薄膜または金属微細構造体と、表面プラズモンと結合する光周波数を選択する誘電体薄膜と、周波数広がりをもった微小パルス光源を近接場光のしみ出す領域に有し、金属と誘電体の界面における表面プラズモンの緩衝効果を利用することを特徴としている。 - 特許庁

Signal voltages Vsp, Vsn from a signal line driving circuit 3 are applied via an active element, such as a TFT, onto a display electrode on a matrix substrate 11, and a common voltage Vcom common to each display cell 13 is applied via a buffer circuit 4 to a counter electrode on a counter substrate 12, thereby applying a driving voltage to the liquid crystal in the liquid crystal display 13.例文帳に追加

ＴＦＴなどのアクティブ素子を介して信号線駆動回路３からの信号電圧Ｖsp・Ｖsnをマトリクス基板１１上の表示電極に印加するとともに、各表示セル１３に共通の共通電圧Ｖcom をバッファ回路４を介して対向基板１２上の対向電極に印加することで、表示セル１３における液晶に駆動電圧を印加する。 - 特許庁

Storage means 2-1 to 2-n preserve instruction fetch information composed of an issue interval between instruction fetch timing, which is sampled by trace driven simulators 1-1 to 1-n corresponding to respective element processors, on the assumption of complete hit of an instruction cache and issue timing of a preceding instruction, which occupies an instruction buffer entry to store a fetched instruction, and a fetch address.例文帳に追加

各単体プロセッサに対応するトレースドリブンシミュレータ１−１〜１−ｎで採取した、命令キャッシュが完全にヒットすると仮定したときの命令フェッチタイミングと、フェッチした命令が格納されるべき命令バッファエントリを占有していた先行命令の発行タイミングとの発行間隔、及びフェッチアドレスからなる命令フェッチ情報を記憶手段２−１〜２−ｎに保存する。 - 特許庁

An organic EL element 1 includes: a paired light transparent electrode 12 for making visible light transmit; a reflective electrode 15 for reflecting visible light; a light-emitting layer 13 formed between the light transparent electrode 12 and the reflective electrode 15; and a buffer layer 14 formed between the light transparent electrode 12 and the light-emitting layer 13 or between the reflective electrode 15 and the light-emitting layer 13.例文帳に追加

有機ＥＬ素子１は、対をなす、可視光を透過させる透過電極１２、及び可視光を反射する反射電極１５と、透過電極１２と反射電極１５との間に設けられた発光層１３と、透過電極１２と発光層１３との間、又は反射電極１５と発光層１３との間に設けられたバッファ層１４とを有する。 - 特許庁

Only a trailing edge is delayed only by two delay buffer steps from each input signal by supplying an OR output between a chip specification signal and a write display signal to the circuit 1, a glitch is removed by generating an OR output between an output of an address decoder 3 and an output signal from the OR gate 203 and the OR output is supplied to the write/read control terminal of the storage element 4.例文帳に追加

そして、チップ指定信号と書き込み表示信号との論理和出力をライトパルス生成回路１に供給することで立ち下がりエッジのみ各入力信号よりディレイバッファ２段分だけ遅延させると共に、アドレスデコーダ３の出力とＯＲゲート２０３の出力信号との論理和出力を生成することで、グリッジを除去し、この出力を記憶素子４の書き込み／読み出し制御端子に供給する。 - 特許庁

The method includes the steps of: triggering a buffer status report (BSR) which is a regular BSR and a power headroom report (PHR); and allocating resources on the uplink transmission resource when having uplink resource allocated for new transmission, wherein resource allocation priority of a medium access control (MAC) element of the BSR is higher than that of the PHR.例文帳に追加

方法は、レギュラーＢＳＲ（バッファ状態報告）であるＢＳＲとＰＨＲ（電力ヘッドルーム報告）をトリガーする段階と、新規送信のために割り当てられたアップリンク伝送リソースを取得したときに、当該アップリンク伝送リソースに対してリソース割当を行い、ＢＳＲのＭＡＣ（媒体アクセス制御）制御要素のリソース割当優先順位をＰＨＲのＭＡＣ制御要素のリソース割当優先順位より高くする段階とを含む。 - 特許庁

With the thin film EL element which has at least a laminated structure with a light-emitting layer and transparent electrode layer after an electrode layer having a pattern is formed on a substrate having electric insulation and then, a dielectric layer is formed into a multi-layer state by repeating a solution-coating burning method, a buffer layer is placed between the multi- layer dielectric layer and the electrode layer.例文帳に追加

電気絶縁性を有する基板上にパターンを有する電極層が形成され、さらに誘電体層が溶液塗布焼成法を複数回繰り返すことにより多層状に形成された後、発光層及び透明電極層が積層された構造を少なくとも有する薄膜ＥＬ素子であって、前記多層状誘電体層と前記電極層との間にバッファ層を備えた構造とする。 - 特許庁

One electrode is provided on a group III-V compound semiconductor-made buffer layer containing boron(B) and phosphorus(P) or arsenic(As) having a smaller forbidden band width than a lower clad layer, and another electrode is provided on a group III nitride semiconductor layer to obtain a group III nitride semiconductor light emitting element having a high light emission intensity and electrodes displaying good Ohmic characteristics.例文帳に追加

一方の電極を下部クラッド層よりも禁止帯幅を小とする硼素（Ｂ）とリン（Ｐ）または砒素（Ａｓ）とを含むＩＩＩ−Ｖ族化合物半導体から構成される緩衝層上に設け、他方の電極をＩＩＩ族窒化物半導体層上に設けることにより、良好なオーミック特性を発揮する電極を備えた高発光強度のＩＩＩ族窒化物半導体発光素子を得る。 - 特許庁

A method for manufacturing a photoelectric converter includes the steps of directly dissolving chalcogen elemental substance and metal in a mixed solvent including an organic compound containing a chalcogen element and a Lewis base organic solvent to prepare a material solution, applying the material solution onto a light absorbing layer 3 consisting of a first semiconductor to form a film, and heating up the film to form a buffer layer 4 consisting of a second semiconductor including a chalcogen compound semiconductor.例文帳に追加

含カルコゲン元素含有有機化合物とルイス塩基性有機溶剤とを含む混合溶媒に、カルコゲン元素の単体および金属を直接溶解させることにより、原料溶液を作製する工程と、第１の半導体から成る光吸収層３上に前記原料溶液を塗布して被膜を形成する工程と、前記被膜を加熱してカルコゲン化合物半導体を含む第２の半導体から成るバッファ層４を形成する工程と、を具備する。 - 特許庁

The light-emitting element 100 includes a pair of electrodes 2 and 7, a light-emitting layer 5 provided between the pair of electrodes 2 and 7 and having a donor-acceptor pair light emitting function, a buffer layer 4 and a carrier injection layer 3 containing a p-type semiconductor in this order.例文帳に追加

一対の電極２，７と、一対の電極２，７間に配置された、ドナー・アクセプター対発光機能を有する発光層５と、バッファ層４と、ｐ型半導体を含むキャリア注入層３と、をこの順で備える発光素子１００であって、発光素子１００のエネルギーバンド図において、発光層５の価電子帯頂部のエネルギーレベルをＶＢＭ_ｉ（ｅＶ）及びキャリア注入層３の価電子帯頂部のエネルギーレベルをＶＢＭ_ｐ（ｅＶ）としたときに、バッファ層４の価電子帯が、下記式（１）の条件を満たすエネルギーレベルＶＢＭ_ｂ（ｅＶ）の価電子帯頂部を有することを特徴とする。 - 特許庁