「buffer element」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The time delay element, such as a RAM shift register or a dual port RAM, acts as a delay buffer and the PN sequence is temporally shifted (delayed), with respect to the received data by a time interval which is multiplied by processing powers of each correlation unit and related to number of the correlation units in the system.例文帳に追加

ＲＡＭシフトレジスタまたはデュアルポートＲＡＭなどの時間遅延素子を用いて遅延バッファとして作用させ、ＰＮシーケンスは、各相関器の処理パワーで乗算されるシステム内の相関器の数に関連する時間間隔だけ、受信データに関して時間的にシフト（遅延）される。 - 特許庁

A level of an on-signal output from the threshold circuit 25 is converted by the buffer circuit 29 into a higher voltage than a threshold of the transistor 26 used for pulldown and thereby even if a level of the gate signal is low, the transistor 26 used for pulldown certainly operates to turn off the power semiconductor element 24.例文帳に追加

しきい値回路２５から出力されるオン信号のレベルがバッファ回路２９でプルダウン用トランジスタ２６のしきい値よりも高い電圧に変換されることによって、ゲート信号のレベルが低くても、プルダウン用トランジスタ２６が確実に動作し、パワー半導体素子２４がオフ状態となる。 - 特許庁

By intentionally forming the buffer layer 32 of the air layer between the light emitting element 10 and the sub mount substrate 20 in such a manner, the thermal shock resistance of the light emitting device is improved and reliability when mounting the sub mount substrate 20 on a support body 50 or the like eutectically or the like is improved.例文帳に追加

このように発光素子１０とサブマウント基板２０との間に空気層の緩衝層３２を意図的に形成することで、発光装置の耐熱衝撃性を高め、サブマウント基板２０を共晶などで支持体５０上などに実装する際の信頼性を高めることができる。 - 特許庁

This semiconductor laser element 500 is composed by successively laminating a buffer layer 2, an undoped GaN layer 3, an n-contact layer 4, an n-crack prevention layer 5, an n-clad layer 6, a light emitting layer 7, a p-clad layer 8 and a p-first contact layer 9a on a sapphire substrate 1 whose thickness t1 is 500 μm.例文帳に追加

半導体レーザ素子５００は、厚さｔ_1 が５００μｍのサファイア基板１上にバッファ層２、アンドープＧａＮ層３、ｎ−コンタクト層４、ｎ−クラック防止層５、ｎ−クラッド層６、発光層７、ｐ−クラッド層８およびｐ−第１コンタクト層９ａが順に積層されてなる。 - 特許庁

This dielectric element comprises a substrate 1 and a dielectric thin film, KTa_xNb_1-xO_3 (0≤x≤1) formed on the substrate 1, and has a buffer layer, KTa_yNb_1-yO_3 (0≤y≤1) in which a composition (y) varies in a growth direction, between the substrate 1 and the dielectric thin film 3.例文帳に追加

基板１と、基板１上に形成された誘電体薄膜ＫＴａ_ｘＮｂ_１−ｘＯ_３（０≦ｘ≦１）からなる誘電体素子において、基板１と誘電体薄膜３との間に、成長方向において組成ｙが変化するバッファ層ＫＴａ_ｙＮｂ_１−ｙＯ_３（０≦ｙ≦１）を有する。 - 特許庁

A semiconductor laser element 100 comprises a low temperature buffer layer 2, an n-GaN layer 3, an n-clad layer 4, an n-optical guide layer 5, an n-MQW light emitting layer 6, a p-AlGaN layer 7, a p-optical guide layer 8, a p-clad layer 9 and a p-contact layer 10 formed sequentially on a sapphire substrate 1.例文帳に追加

半導体レーザ素子１００は、サファイア基板１上に、低温バッファ層２、ｎ−ＧａＮ層３、ｎ−クラッド層４、ｎ−光ガイド層５、ｎ−ＭＱＷ発光層６、ｐ−ＡｌＧａＮ層７、ｐ−光ガイド層８、ｐ−クラッド層９およびｐ−コンタクト層１０を順に形成してなる。 - 特許庁

It has least the process, which forms the organic EL layer of at least one-layer which constitutes the EL element by patterning it with the photo lithography method, and the process, which forms the buffer layer which is not eluted in a solvent.例文帳に追加

上記目的を達成するために、本発明は、ＥＬ素子を構成する少なくとも1層の有機ＥＬ層をフォトリソグラフィー法によりパターニングして形成する工程と、溶媒に不溶なバッファー層を形成する工程とを少なくとも有することを特徴とするＥＬ素子の製造方法を提供する。 - 特許庁

To prevent an erroneous roll call caused by a voltage change with switching, in a gate driving device for a switch element that does not include an inverse bias power source of a gate voltage but includes a buffer transistor for amplifying a gate current and includes a voltage-driven gate terminal for switching turn-on/turn-off gate resistance.例文帳に追加

ゲート電圧の逆バイアス電源を持たず、ゲート電流を増幅するバッファトランジスタを持ち、およびターンオン・ターンオフ時のゲート抵抗を切り替える電圧駆動型のゲート端子を持つスイッチ素子のゲート駆動装置において、スイッチングに伴う電圧変化による誤点呼を防止できるようにする。 - 特許庁

In a group III nitride compound semiconductor light emitting element 100, a sapphire substrate 10, a buffer layer comprising an aluminum nitride (AlN) not shown in a figure, an n-contact layer 11, an n-cladding layer 12, a multiple quantum well layer 13 having a light emitting wavelength of 470 nm, a p-cladding layer 14 and a p-contact layer 15 are formed.例文帳に追加

III族窒化物系化合物半導体発光素子１００は、サファイア基板１０、図示しない窒化アルミニウム（ＡｌＮ）から成るバッファ層、ｎコンタクト層１１、ｎクラッド層１２、発光波長４７０ｎｍの多重量子井戸層１３、ｐクラッド層１４、ｐコンタクト層１５が形成されている。 - 特許庁

A semiconductor epitaxial wafer is a semiconductor epitaxial wafer for light-receiving element of receiving electromagnetic waves of a wavelength of 1.1 μm or longer to 1.6 μm or shorter, and is provided with a III-V compound semiconductor substrate 2 and a buffer layer 3, a light-receiving layer 4 and an epitaxial layer comprising a window layer 4 which are formed on the substrate 2.例文帳に追加

半導体エピタキシャルウェハは、波長が１．１μｍ以上１．６μｍ以下の電磁波を受信する受光素子用の半導体エピタキシャルウェハであって、ＩＩＩ−Ｖ族化合物半導体基板と、ＩＩＩ−Ｖ族化合物半導体基板の上に形成されたエピタキシャル層とを備える。 - 特許庁

While a reset signal RST1 is asserted, tristate buffer circuits TB1 to TB3 of respective bus drivers D1 to D3 are set in a high impedance state, and a bus B1 is driven to an electric potential of an L level by a switch element SW1 controlled by the reset signal RST1.例文帳に追加

リセット信号ＲＳＴ１のアサート中、各バスドライバＤ１、Ｄ２、Ｄ３のトライステートバッファ回路ＴＢ１、ＴＢ２、ＴＢ３を高インピーダンス状態とし、バスＢ１はリセット信号ＲＳＴ１によって制御されるスイッチ素子ＳＷ１より電位はＬレベルにドライブされる。 - 特許庁

A buffer layer 2 laminated between an element layer 4 and a single crystal substrate 3 so as to be butted to them is provided with at least three kinds of lamination interfaces 12 by selecting the kinds of compound semiconductors configuring two layers made adjacent with the lamination interfaces 12 interposed.例文帳に追加

素子層４と単結晶基板３とに当接するように、それらの間に積層形成されるバッファ層２が、少なくとも３種の積層界面１２を有するように、該積層界面１２を挟んで隣接する２層を構成する化合物半導体の種類を選別する。 - 特許庁

To provide a practical optical waveguide element of a no-buffer-layer structure by selecting an electrode gap and an electrode material such that light propagation loss caused by an electrode with respect to incident polarized light of TE (transverse electric) and TM transverse magnetic modes is within a permissible range.例文帳に追加

バッファー層無し構造で、ＴＥおよびＴＭモード双方の入射偏光に対して電極による光伝播損失が許容範囲に入るような電極ギャップおよび電極材質を選択することにより実用的な光導波路型素子を提供することを目的とする。 - 特許庁

The first contact point 21, which is the contact point of the inside surface 140 fronted on the duct 15 in the buffer layer 16 and the laminating surface 111, is arranged to the region 3 between the mutual extension lines of a pair of the vertically provided surfaces 141 in the cross section crossing the axial direction of the gas sensor element 1 at a right angle.例文帳に追加

ガスセンサ素子１の軸方向に直交する断面において、緩衝層１６におけるダクト１５に面する内側面１４０と積層面１１１との接点である第一接点２１は、一対の立設面１４１の延長線同士の間の領域３に配置されている。 - 特許庁

The semiconductor light-emitting element 20 includes a plurality of layers including an n-type GaAs buffer layer 2 that are formed on an n-type GaAs substrate 1, and an InGaAs multiple quantum well active layer 5 including two InGaAs quantum well layers 5A and 5B having different light-emitting peak wavelengths that is formed on the plurality of layers.例文帳に追加

半導体発光素子２０は、ｎ型ＧａＡｓ基板１上にｎ型ＧａＡｓバッファ層２等の複数の層が形成され、さらに発光ピーク波長が異なる二つのＩｎＧａＡｓ量子井戸層５Ａ、５Ｂを含むＩｎＧａＡｓ多重量子井戸活性層５が形成されている。 - 特許庁

A nitride semiconductor light-emitting element 11 comprises a substrate 13, a buffer layer 15, a nitride semiconductor layer 16 (clad layer) added with Si, a nitride semiconductor layer 17 (light-emitting layer) added with Eu and Mg as impurities and a nitride semiconductor layer 19 (clad layer) added with Mg.例文帳に追加

窒化物半導体発光素子１１は、基板１３と、バッファ層１５と、Ｓｉが添加された窒化物半導体層１６（クラッド層）と、不純物としてＥｕ及びＭｇが添加された窒化物半導体層１７（発光層）と、Ｍｇが添加された窒化物半導体層１９（クラッド層）と、を備えている。 - 特許庁

A buffer layer comprising a metal element which is lower in a specific resistance of oxide and, easier to be oxidized than a contact layer or wiring layer is provided, so that the oxygen dissociated from an ferroelectric oxide and a contact layer contacting it is surely adsorbed, and a barrier layer of metal wiring is assuredly prevented from being oxidized.例文帳に追加

コンタクト層や配線層よりも酸化されやすく、酸化物の比抵抗が低い金属元素から構成される緩衝層を設けることにより、酸化物強誘電体やこれに接触するコンタクト層から解離される酸素を確実に受け止め、金属配線のバリア層などの酸化を確実且つ容易に防ぐことができる。 - 特許庁

A small amplitude output buffer 10 is constituted by inserting a PMOS transistor which is diode-connected, an inverter 13 and a diode connected NMOS transistor 12 serially between a power source VDD and a ground VSS and by connecting a resistance element 14 between a power source terminal and a ground terminal of the inverter 13.例文帳に追加

ダイオード接続されたＰＭＯＳトランジスタ１１、インバータ１３、ダイオード接続されたＮＭＯＳトランジスタ１２を電源ＶＤＤおよびグラウンドＶＳＳ間に直列に挿入し、インバータ１３の電源端子およびグラウンド端子間に抵抗素子１４を接続することにより小振幅出力バッファ１０を構成する。 - 特許庁

In a semiconductor laser element 100, a buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an n-type crack preventive layer 5, an n-type AlGaN first clad layer 6, an MQW light emitting layer 7, a p-type AlGaN second clad layer 8, and a p-type contact layer 9 are formed sequentially on a sapphire substrate 1.例文帳に追加

半導体レーザ素子１００は、サファイア基板１上に、バッファ層２、アンドープのＧａＮ層３、ｎ−ＧａＮ層４、ｎ−クラック防止層５、ｎ−ＡｌＧａＮからなる第１クラッド層６、ＭＱＷ発光層７、ｐ−ＡｌＧａＮからなる第２クラッド層８、ｐ−コンタクト層９が順に形成されてなる。 - 特許庁

To provide a nonvolatile memory device and a method of programming the same, in which program time can be decreased by determining the propriety of program fail through a verification line, without adding a circuit to a page buffer of a nonvolatile memory element, and at the same time, by executing a cache program and intelligence-type verification.例文帳に追加

不揮発性メモリ素子のページバッファーに回路を追加せずに検証ラインを介してプログラムフェイルの可否を判断し、知能型検証を遂行させることによってキャッシュプログラムと知能型検証を同時に遂行するようにしてプログラム時間を減らすことができる不揮発性メモリ素子及びプログラム方法を提供する。 - 特許庁

The nitride semiconductor element comprises a nitride semiconductor layer (a buffer layer 2, an n-type clad layer 3, a light emitting layer 4, a p-type clad layer 5 and a p-type contact layer 6) formed on the front surface of a ZrB_2 substrate 1, and a protective film 9 made of a tungsten formed on the rear surface of the substrate 1.例文帳に追加

この窒化物系半導体素子は、ＺｒＢ_2基板１の表面上に形成された窒化物系半導体層（バッファ層２、ｎ型クラッド層３、発光層４、ｐ型クラッド層５およびｐ型コンタクト層６）と、ＺｒＢ_2基板１の裏面上に形成されたタングステンからなる保護膜９とを備えている。 - 特許庁

At a 1st step, a polarization rotating element 46 makes diffracted light 4 transmit without changing the direction of the polarization, an optical recording medium 10 is irradiated with reading light 3, a photo-detector array 44 detects the s-polarized light component of the diffracted light 4 and the detected output 8S is written in a buffer memory 52.例文帳に追加

第１段階で、偏光回転素子４６は回折光４を偏光方向を変えずに透過させるようにし、光記録媒体１０に読み出し光３を照射し、光検出器アレイ４４で回折光４のｓ偏光成分を検出して、その検出出力８Ｓをバッファメモリ５２に書き込む。 - 特許庁

A clock buffer 110 is provided with a 1st logic element 122, that is configured to receive an input clock signal and supply a delayed input clock signal and with 1st and 2nd transistors(TRs) 146, 147 that are configured to receive the delayed input clock signal.例文帳に追加

本発明のクロックバッファ（１１０）は、入力クロック信号を受信し、前記入力クロック信号を遅延させた遅延入力クロック信号を供給するように構成された第一の論理素子（１２２）と前記遅延入力クロック信号を受信するように構成された第一、第二のトランジスタ（１４６、１４７）を備える。 - 特許庁

If the white blemish correction information is recorded in a flash memory 20d and the temperature of a CCD type image pickup element 13 is not less than a predetermined value, a control unit 20 uses the data of a pixels for correction to correct the data of pixels of the white blemish in an RAW system image data written into a buffer memory 16.例文帳に追加

フラッシュメモリ２０ｄに白キズ補正情報が記録されており、且つＣＣＤ型撮像素子１３の温度が所定値以上である場合、制御部２０は、バッファメモリ１６に書き込まれたＲＡＷ形式の画像データ中の白キズにかかる画素のデータを補正用画素のデータを用いて補正する。 - 特許庁

The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.例文帳に追加

また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁

In this voltage controlled oscillator, parasitic element components that occur between both soldered lands can be reduced remarkably by arranging the soldered land 5a of the collector terminal 3 of a transistor 1 of oscillation and the soldered land 5b of the emitter terminal 4 of a transistor 2 for a buffer amplifier parallelly and also at the nearest positions.例文帳に追加

電圧制御発振器において発振用トランジスタ１のコレクタ端子３の半田付けランド５ａとバッファアンプ用トランジスタ２のエミッタ端子４の半田付けランド５ｂが平行かつ最寄りに配置することで、両半田付けランドとの間に発生する寄生素子成分を格段に低減させることができる。 - 特許庁

Memories 34a to 34c which stores RGB data supplied in parallel from an image source (22) by respective color components, a multiplexer 36 which reads the RGB data stored in the memories out in series and supplies them to the liquid crystal element, a mode changeover switch 38, a D/A converter 39, and a buffer 40 are integrated in the same integrated circuit.例文帳に追加

画像ソース(22)からパラレルに与えられるＲＧＢデータを各色成分毎に記憶するメモリ34ａ〜34ｃと、これらメモリに記憶したＲＧＢデータをシリアルに読出して液晶表示素子に供給するマルチプレクサ36、モード切換スイッチ38、Ｄ／Ａ変換器39及びバッファアンプ40とを同一集積回路内に具備する。 - 特許庁

In the field-effect transistor memory element having the ferroelectric material, a ferroelectric layer is composed of a first ferroelectric layer stacked between a buffer layer and an electrode layer, and a second ferroelectric layer stacked to cover a gate stack.例文帳に追加

強誘電体を有する電界効果トランジスタ型記憶素子において、強誘電体層が、バッファ層と電極層の間に積層される第一の強誘電体層と、ゲートスタックを被包するように積層される第二の強誘電体層からなることを特徴とする強誘電体を有する電界効果トランジスタ型記憶素子を提供する。 - 特許庁

In the organic electroluminescent element having an organic layer between a positive electrode and a negative electrode, either one of both electrodes consists of a single layer body of Al alloy layer or a multi-layer body of Al alloy layer and a buffer layer, and the organic layer contains phosphorescence luminous compound.例文帳に追加

陽極と陰極との間に有機層を有する有機エレクトロルミネッセンス素子において、両電極のどちらか一方が、Ａｌ合金層の単層体またはＡｌ合金層とバッファー層との多層体からなり、該有機層が燐光発光性化合物を含んでいることを特徴とする有機エレクトロルミネッセンス素子。 - 特許庁

The GaN-based semiconductor element 1 has the gate insulating film 17 formed between a channel layer 14 laminated over a substrate 11 via a buffer layer 13 and made of a p-type GaN-based compound semiconductor, and a gate electrode G, wherein the gate insulating film 17 is an SiO_2 film formed by a normal-pressure CVD method.例文帳に追加

基板１１上にバッファ層１３を介して積層されたｐ型のＧａＮ系化合物半導体からなるチャネル層１４とゲート電極Ｇとの間にゲート絶縁膜１７が形成されたＧａＮ系半導体素子１において、ゲート絶縁膜１７が、常圧ＣＶＤ法により成膜されたＳｉＯ_2膜である。 - 特許庁

The semiconductor light emitting element comprises a GaN buffer layer 102, a non-doped GaN layer 103, an n-type GaN contact layer 104, an n-type AlGaN lower cladding layer 105, a multiple quantum well light emitting layer 106, a p-type AlGaN upper cladding layer 107 and a p-type GaN current diffusion layer 108 sequentially laminated on a sapphire substrate 101.例文帳に追加

サファイア基板１０１上に、ＧａＮバッファ層１０２、ノンドープＧａＮ層１０３、ｎ型ＧａＮコンタクト層１０４、ｎ型ＡｌＧａＮ下クラッド層１０５、多重量子井戸発光層１０６、ｐ型ＡｌＧａＮ上クラッド層１０７およびｐ型ＧａＮ電流拡散層１０８が順次積層されている。 - 特許庁

The organic electroluminescent element comprises: a substrate; a first electrode layer formed on the substrate; the organic electroluminescent layer formed on the first electrode layer and having at least a light emitting layer; a semiconductor buffer layer formed on the organic electroluminescent layer and containing an inorganic compound having a band gap of 2.0 eV or above and metal; and a second electrode layer formed on the semiconductor buffer layer.例文帳に追加

本発明は、基材と、上記基材上に形成された第１電極層と、上記第１電極層上に形成され、かつ少なくとも発光層を有する有機エレクトロルミネッセンス層と、上記有機エレクトロルミネッセンス層上に形成され、バンドギャップが２．０ｅＶ以上である無機化合物および金属を含有する半導体緩衝層と、上記半導体緩衝層上に形成された第２電極層とを有することを特徴とする有機エレクトロルミネッセンス素子を提供することにより、上記目的を達成するものである。 - 特許庁

To provide a method of producing a light-emitting diode using zinc oxide, by which a gallium nitride nuclei forming layer is formed on a lithium aluminate substrate using a zinc oxide buffer layer like a single-crystal film, defective concentration of the gallium nitride is reduced, excellent lattice matching and crystal interface quality can be obtained and light emission efficiency and finished element function are improved.例文帳に追加

単結晶フィルム状である酸化亜鉛バッファ層でアルミン酸リチウム基板上に窒化ガリウム核形成層を生長させることができ、窒化ガリウムの欠陥密度が低減され、また、優れた格子マッチングと結晶界面品質が得られ、発光効率と完成済みの素子機能が向上される酸化亜鉛による発光ダイオードの作製方法を提供する。 - 特許庁

The GPU 15 specifies a shape of a diagram being a plotting object, and selects a kind of interleave pattern adapted to the specified diagram shape, and sets so that the same pattern does not overlap in the interleave patterns even when any kind of interleave pattern is selected in the picture element areas designated by the frame buffer 18.例文帳に追加

ＧＰＵ１５は、描画対象となる図形の形状を特定し、特定された図形の形状に適合するインターリーブパターンの種類を選定するとともに、フレームバッファ１８で指定される画素領域が、どの種類のインターリーブパターンが選定された場合であっても当該インターリーブターン内で同一のものが重複しないように設定する。 - 特許庁

At the lower part of a silicon nitride film 3 that becomes a mask when a substrate 1 of an element separation region is etched for forming a groove 5a, an amorphous silicon film (buffer film) 16 is provided.例文帳に追加

素子分離領域の基板１をエッチングして溝５ａを形成する際のマスクとなる窒化シリコン膜３の下部にアモルファスシリコン膜（バッファ膜）１６を設け、素子分離溝の形成後に窒化シリコン膜３およびアモルファスシリコン膜１６を除去した際、素子分離溝に埋め込まれた酸化シリコン膜７の表面を窒化シリコン膜３およびアモルファスシリコン膜１６の膜厚に相当する分だけ高くする。 - 特許庁

This electroluminescence display is provided with the first glass substrate 100 having the EL element 101 on its surface, the second glass substrate 200 stuck to the first glass substrate 200 using sealing resin 150, a desiccant layer 210 formed on the surface of the second glass substrate 200, and a stress buffer layer 211 covering the surface of the desiccant layer 210.例文帳に追加

表面にＥＬ素子１０１を備えた第１のガラス基板１００と、第１のガラス基板２００とシール樹脂１５０を用いて貼り合わされた第２のガラス基板２００と、第２のガラス基板２００の表面に形成された乾燥剤層２１０と、乾燥剤層２１０の表面を被覆する応力緩衝層２１１と、を有する。 - 特許庁

An OEL element 11 is structured of a positive electrode 15 composed of an ITO or the like, an organic layer 16 containing an electro-luminescence layer 21, an electron injection layer 17 composed of Ba or the like, a buffer layer 18 composed of Al or the like, and a transparent negative electrode layer 19 composed of indium zinc oxide laminated in that order.例文帳に追加

ＯＥＬ素子１１は、ＩＴＯ等から構成される陽極層１５と、電界発光する発光層２１を含む有機層１６と、Ｂａ等から構成される電子注入層１７と、Ａｌ等から構成されるバッファー層１８と、インジウム亜鉛酸化物等から構成される透明陰極層１９と、が順に積層されて構成されている。 - 特許庁

A reference voltage circuit 6 supplies a reference voltage VDDR in which a first power supply voltage VDD to be supplied from a first power supply terminal 10 is reduced at a predetermined potential, to a buffer circuit 5 as a voltage for electrically short-circuiting between first and second power supply terminals 10 and 11 while controlling a transistor 7 (clamp element) in an on-state.例文帳に追加

基準電圧回路６は、トランジスタ７（クランプ素子）をオン状態に制御して第１及び第２電源端子１０，１１間を電気的に短絡させるための電圧として、該第１電源端子１０から供給される第１電源電圧ＶＤＤを所定電位にて降圧した基準電圧ＶＤＤＲをバッファ回路５に供給する。 - 特許庁

A nitride semiconductor element 40 includes a low-temperature deposition buffer layer 42 containing AlN on a substrate 41, a first nitride semiconductor single-crystal layer 43 containing the AlN with a first AlN molar fraction, and a second nitride semiconductor single-crystal layer 44 which contains the AlN with a second AlN molar fraction, and the second molar fraction is larger than the first one.例文帳に追加

本発明の窒化物半導素子（４０）は、基板（４１）上にAlNを含む低温堆積緩衝層（４２）と第一のAlNモル分率でAlNを含む第一の窒化物半導体単結晶層（４３）と第二のAlNモル分率でAlNを含む第二の窒化物半導体単結晶層（４４）とを含み、第二のAlNモル分率が第一のAlNモル分率より大きい。 - 特許庁

A multi-chip module can be manufactured by aligning a plurality of chip elements to a substrate via an adhesive, temporarily pasting the plurality of the chip elements, disposing the buffer film for multi-chip packaging between the chip elements and a bonding head so that the heat resistant resin layer exists on the chip element side, and heating and pressurizing the plurality of the chip elements to the substrate with the bonding head.例文帳に追加

マルチチップモジュールは、複数のチップ素子を、接着剤を介して基板にアライメントし、仮貼りした後、チップ素子とボンディングヘッドとの間に、マルチチップ実装用緩衝フィルムを、その耐熱性樹脂層がチップ素子側になるように配置し、複数のチップ素子をボンディングヘッドで基板に対し加熱加圧して接続することにより製造できる。 - 特許庁

Each optical storage element is provided with an optical waveguide propagating the signal light and the control light, and an optical resonator provided adjacently to the optical waveguide, in a favorable embodiment of the optical buffer, and coupling between the optical waveguide and the optical resonator is generated or released in response to the presence of an input of the control light.例文帳に追加

この光バッファ装置の好適実施形態によれば、光記憶素子は、信号光及び制御光が伝播する光導波路と、この光導波路と近接して設けられた光共振器とを備え、制御光の入力の有無に応じて、光導波路及び光共振器の間のカップリングの生成又は解除がなされる。 - 特許庁

The semiconductor optical element comprises an n-type buffer layer 102, an undoped InAlAs carrier travel layer 103, an n-type InAlAs field relaxation layer 104, an undoped InAlAs multiplication layer 105, a p-type InAlAs field relaxation layer 106, a p-type concentration gradient InGaAs absorption layer 107, and a p-type InP cap layer 108 formed on an n-type InP substrate 101.例文帳に追加

ｎ型ＩｎＰ基板１０１上に、ｎ型バッファ層１０２、アンドープＩｎＡｌＡｓキャリア走行層１０３、ｎ型ＩｎＡｌＡｓ電界緩和層１０４、アンドープＩｎＡｌＡｓ増倍層１０５、ｐ型ＩｎＡｌＡｓ電界緩和層１０６、ｐ型濃度勾配ＩｎＧａＡｓ吸収層１０７、ｐ型ＩｎＰキャップ層１０８で構成されている。 - 特許庁

The receiver of this invention is provided with: a demodulation means (6) for demodulating a modulation signal and generating a demodulation soft decision value corresponding to coded transmission data before modulation; a decoding means element for using the demodulation soft decision value generated by the demodulation means (6) and a prescribed initial soft decision value to generate a decoding soft decision value; and a buffer (51) for storing the decoding soft decision value.例文帳に追加

変調信号を復調し変調前の符号化送信データに対応する復調軟判定値を生成する復調手段（６）と、この復調手段（６）が生成した復調軟判定値と所定の初期軟判定値とを用いて復号軟判定値を生成する復号手段要素と、この復号軟判定値を格納するバッファ（５１）とを設けた。 - 特許庁

The differences between a linear expansion coefficient of the thermoelectric conversion layer 11 and those of the electrode layers 12a and 12b are reduced by the buffer layers 13a and 13b, residual thermal stress can be relaxed, and mechanical joint strength between the thermoelectric conversion layer 11 and the electrode layers 12a and 12b can be improved, whereby the thermoelectric conversion element 1 excelling in durability can be provided.例文帳に追加

かかるバッファ層１３ａ，１３ｂにより、熱電変換層１１と電極層１２ａ，１２ｂにおける線膨張係数の差が軽減され、残留熱応力を緩和することができ、また、熱電変換層１１と電極層１２ａ，１２ｂの機械的な接合強度を向上させることができるので、耐久性に優れた熱電変換素子１となる。 - 特許庁

The element structure comprises a sapphire C face substrate 1, a GaN buffer layer 11 grown under a low temperature, an undoped GaN layer 12, an Si doped n-GaN contact layer 21, a multiple quantum well MQW emission layer 3 having a plurality of well layers, an Mg doped p-AlGaN clad layer 22, and an Mg doped p-GaN contact layer 23.例文帳に追加

素子構造は、サファイアＣ面基板１、低温成長されたＧａＮバッファ層１１、無添加のＧａＮ層１２、Ｓｉ添加のｎ-ＧａＮコンタクト層２１、複数の井戸層を有する多重量子井戸構造（ＭＱＷ）の発光層３、Ｍｇ添加のｐ-ＡｌＧａＮクラッド層２２、Ｍｇ添加のｐ-ＧａＮコンタクト層２３からなる。 - 特許庁