「buffer layers」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The total thickness of the epitaxially grown layers is controlled to 0.3-1.0 μm by providing the low-temperature-deposited InGaN layer 5 on a sapphire substrate 6 and GaN-based field effect transistor structures 1-3 on the layer 5 through a GaN buffer layer 4.例文帳に追加

サファイア基板６上にＩｎＧａＮ低温堆積層５を設け、そのＩｎＧａＮ低温堆積層５上に、ＧａＮバッファ層４を介して、ＧａＮ系電界効果トランジスタ構造１〜３を設け、成長層の総膜厚を０．３μｍ以上１μｍ以下とする。 - 特許庁

The sealing layer is composed of one or more layers of thin films, and an end of the thin film (an organic buffer film 22 or a gas barrier layer 24) having the largest maximum thickness within the thin films constituting the sealing layer is positioned between the insulating film 18 and the circumferential wall 20.例文帳に追加

封止層は、１層または複数層の薄膜で構成され、絶縁膜１８と周辺壁２０との間には、封止層を構成する薄膜のうち最大の膜厚が最も厚い薄膜（有機緩衝膜２２またはガスバリア層２４）の端が位置する。 - 特許庁

On a buffer layer 12 of the infrared semiconductor laser device 2A, a height-adjusting buffer layer 20 of n-type GaAs is provided which is sequentially formed with an interval from the infrared semiconductor laser device 1A and is adjusted in film thickness for improved crystallinity of semiconductor layers on the substrate 11 as well as for conformity between heights from the substrate surface of a first active layer 14 and a second active layer.例文帳に追加

赤色半導体レーザ素子２Ａには、バッファ層１２上に、赤外半導体レーザ素子１Ａと間隔をおいて順次形成され、基板１１上の各半導体層の結晶性を向上させると共に第１活性層１４と第２活性層との基板面からの高さが一致するように膜厚が調整されたｎ型のＧａＡｓからなる高さ調整用バッファ層２０を有している。 - 特許庁

At least one of the barrier layers includes a structure formed by laminating a first barrier layer 53 and a second barrier layer 52 and the first barrier layer 53 is a buffer layer for distortion of the quantum well layer 51 and the second barrier layer 52 has an energy barrier for the quantum well layer 51.例文帳に追加

前記バリア層の少なくとも一つは、第１のバリア層５３及び第２のバリア層５２を積層させた構造を含んでおり、第１のバリア層５３は量子井戸層５１の歪を緩衝する層であり、第２のバリア層５２は、量子井戸層５１に対してエネルギー障壁を有する層である。 - 特許庁

An n-type light-transmitting buffer layer 140 pn-joined to the optical absorption layer 130 is stacked and formed on a p-type conductive optical absorption layer 130 by a compound in a chalcopyrite structure stacked over a pair of back electrode layers 120 on one surface of a glass substrate 110.例文帳に追加

ガラス基板１１０の一面に設けた対をなす裏面電極層１２０に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層１３０に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を積層形成する。 - 特許庁

In the nitride semiconductor light emitting diode, at least an n-type foundation layer (4), a strain relaxing layer (11), an InGaN buffer layer (12), a light emitting layer (6) which contains an InGaN quantum well and has a peak wavelength of 440 nm or more and p-type layers (6, 7) are laminated on a substrate (1).例文帳に追加

基板(１)上に少なくとも、ｎ型下地層(４)と、歪緩和層(１１)と、ＩｎＧａＮバッファ層(１２)と、ＩｎＧａＮ量子井戸を含む発光のピーク波長が４４０ｎｍ以上である発光層(６)と、ｐ型層(６，７)とが積層されている窒化物半導体発光ダイオーである。 - 特許庁

Intervening tapes 3a and 3b are arranged on both sides of the laminated coated optical fiber ribbons 4 when the coated optical fiber ribbons 4 are laminated and housed into the aluminum pipe 2, by which buffer layers to compressive force from the plane in the thickness direction of the ribbons are obtained and the bending tension characteristic is improved.例文帳に追加

アルミパイプ２内に光ファイバテープ心線４を積層収納する際に、積層した光ファイバテープ心線４の両側に介在テープ３ａ、３ｂを配置することにより、テープ厚さ方向の面から圧縮力に対する緩衝層となり、曲げ引張り特性が良好になる。 - 特許庁

In each solar cell unit, portions of the photoelectric conversion layer, the buffer layer, and the insulating layer, facing against the opening grooves are reformed to form a contact layer conducting the back electrode and the transparent electrode, and each solar cell unit is electrically connected in series by the contact layers.例文帳に追加

各太陽電池ユニットには光電変換層、バッファ層および絶縁層の開口溝に面した部分が改質されて裏面電極と透明電極とを導通させるコンタクト層が形成されており、コンタクト層により各太陽電池ユニットが電気的に直列に接続されている。 - 特許庁

By the buffer layers interposed between the semiconductor layer using the compound semiconductor material, and the source electrode layer and the drain electrode layer, conductivity among the semiconductor layer, the source electrode layer and the drain electrode layer is improved, and excellent electrical connection can be performed.例文帳に追加

化合物半導体材料を用いた半導体層とソース電極層及びドレイン電極層との間に介在するバッファ層によって、半導体層とソース電極層及びドレイン電極層との導電性は向上し、電気的に良好な接続を行うことができる。 - 特許庁

In addition, p- and n-type blocking layers 8 and 9 are arranged between the partial lower part of the buffer layer 2 and the spacer layer 5 by making the widths of the upper part of the spacer layer 2, active layer 3, and spacer layer 4 in the direction perpendicular to the emitting direction of laser light narrower than that of the substrate 1.例文帳に追加

また、ｎ−バッファ層２の上部と、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３とｐ−スペーサ層４は、レーザ光出射方向に対して垂直方向の幅がｎ−基板１よりも狭くしてｐ−ブロッキング層８、ｎ−ブロッキング層９とが配置されている。 - 特許庁

Conductor pattern films 21 filled with a conductive paste 50 are laminated in a via hole 24 of a thermo-plastic resin film 23 where a conductor pattern 22 is formed, which is collectively heat-pressed through a buffer material 31, to provide a multilayer printed board 10 having sections of different number of layers of a conductor pattern 22.例文帳に追加

導体パターン２２が形成された熱可塑性樹脂フィルム２３のビアホール２４内に導電ペースト５０を充填した導体パターンフィルム２１を積層し、緩衝材３１を介して一括して加熱プレスし、導体パターン２２の層数の異なる部位を有する多層のプリント基板１００を得る。 - 特許庁

The semiconductor device includes an inverted staggered (bottom gate structure) thin-film transistor, where an oxide semiconductor film including In, Ga, and Zn is used as a semiconductor layer, and a buffer layer formed using a metal oxide layer is provided between the semiconductor layer and source and drain electrode layers.例文帳に追加

半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極層及びドレイン電極層との間に金属酸化物層でなるバッファ層が設けられた逆スタガ型（ボトムゲート構造）の薄膜トランジスタを含むことを要旨とする。 - 特許庁

An active layer 12 can be formed thin while sustaining crystallinity by selecting a compound semiconductor having good temperature characteristics in the active layer 12 and employing a multilayer structure where high resistance buffer layers 13 and 13 are sandwiched by the active layer 12 and a substrate 11.例文帳に追加

活性層１２に温度特性が良い化合物半導体を選び、活性層１２と基板１１との間に格子定数が近く高抵抗の緩衝層１３，１３を挟んだ多層構造にすることで、活性層１２を、結晶性を保ったまま薄く形成することができる。 - 特許庁

A buffer layer 102, a high carrier concentration n+ type layer 103 and a multiple quantum well structure light emitting layer 104 are formed on a sapphire substrate 101, P type layers 105, 106 and a first thin film metal layer 111 of metal vapor deposition are formed thereon, and a negative electrode 140 is formed on the layer 103.例文帳に追加

フリップチップ型の III族窒化物系化合物半導体発光素子において、ｐ型半導体層に接続され、光をサファイア基板側へ反射する厚膜正電極を銀（Ａｇ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、または、これらの合金より形成する。 - 特許庁

A buffer layer 2 laminated between an element layer 4 and a single crystal substrate 3 so as to be butted to them is provided with at least three kinds of lamination interfaces 12 by selecting the kinds of compound semiconductors configuring two layers made adjacent with the lamination interfaces 12 interposed.例文帳に追加

素子層４と単結晶基板３とに当接するように、それらの間に積層形成されるバッファ層２が、少なくとも３種の積層界面１２を有するように、該積層界面１２を挟んで隣接する２層を構成する化合物半導体の種類を選別する。 - 特許庁

An n-type light-transmitting buffer layer 140 pn-joined to the optical absorption layer 130 is stacked and formed on a p-type conductive optical absorption layer 130 by the compound in a chalcopyrite structure stacked over a pair of back electrode layers 120 on the surface of a glass substrate 110.例文帳に追加

ガラス基板１１０面上の対をなす裏面電極層１２０に亘って積層したカルコパイライト構造化合物にて導電性を有するｐ型の光吸収層１３０に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を積層形成する。 - 特許庁

The conductive film, the film having the n-type conductivity, and the oxide semiconductor film containing In, Ga and Zn are etched using the channel protective layer and gate insulating films as etching stoppers with the resist mask, so that source and drain electrode layers, a buffer layer, and a semiconductor layer are formed.例文帳に追加

このレジストマスクと共に、チャネル保護層及びゲート絶縁膜をエッチングストッパーとして利用して、導電膜と、ｎ型の導電型を有する膜と、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜をエッチングして、ソース電極層及びドレイン電極層と、バッファ層と、半導体層を形成する。 - 特許庁

With respect to the low-dislocation buffer which is formed between a substrate and a nitride semiconductor as a device material which is formed for constituting a device structure on the substrate, a specified number of first layers of nitride semiconductor containing foreign materials at a density exceeding the doping level and second layers of nitride semiconductor containing no foreign material are alternately laminated on the substrate to form a superlattice structure.例文帳に追加

基板と上記基板上に素子構造を構成するために形成される素子材料としての窒化物半導体との間に形成する低転位バッファーにおいて、不純物をドーピング・レベルを超えた濃度で含有した窒化物半導体よりなる第１の層と不純物を含有していない窒化物半導体よりなる第２の層とを、基板上に交互に所定数積層して超格子構造を形成する。 - 特許庁

To provide a system and method for forming a semiconductor die contact, which can provide a better buffer, which allows more rough handling, transportation, and use, for a low-k dielectric layer, an ELK dielectric layer, and/or a ULK dielectric layer disposed at metalization layers of a semiconductor device, without causing damage, delamination, or cracking by other objects.例文帳に追加

他の物体によって損傷、剥離、または亀裂を生じることなく、より粗野な処理、運送、および使用を可能にするよりよい緩衝を、半導体デバイスの金属化層に配置された低k誘電体層、ELK誘電体層、および／またはULK誘電体層の半導体ダイのコンタクトを形成するシステム、方法を提供する。 - 特許庁

On a sapphire substrate 11, a GaN buffer layer 12, an n-type GaN contact layer 13, an n-type InGaN quantum well active layer 14, a p-type AlGaN sublimation preventing layer 15, and a p-type GaN contact layer 16 are laminated sequentially and the quantum well active layer 14 has a well layer sandwiched by a pair of partition wall layers.例文帳に追加

サファイア基板１１上に、ＧａＮバッファ層１２、ｎ型ＧａＮコンタク層１３、ｎ型ＩｎＧａＮ量子井戸活性層１４、ｐ型ＡｌＧａＮ昇華防止層１５、ｐ型ＧａＮコンタクト層１６が順次積層されており、量子井戸活性層１４は、一対の障壁層にて挟まれた井戸層を有している。 - 特許庁

The scattered light, generated on the rear surface of the InP substrate 1, is prevented from reaching the light receiving section adjoining that to which light is made incident by absorbing the light by inserting an InGaAs scattered light preventing layer 7 sandwiched between InP buffer layers 9 and 10 between the substrate 1 and an InGaAs light-absorbing layer 5.例文帳に追加

ＩｎＰ基板１とＩｎＧａＡｓ光吸収層５の間に、ＩｎＰバッファー層９、１０間に挟まれたＩｎＧａＡｓ散乱光防止層７を挿入し、ＩｎＰ基板の裏面で生じた散乱光を吸収させ、光が入射した受光部に隣接する受光部へ散乱光が到達しなくした。 - 特許庁

To provide a reflection transmission liquid crystal display device which permits manufacturing of the above device of high image quality to make the same color purity obtainable by making the optical efficiency in a reflection section and transmission section the same, has the simple pattern of buffer layers and can improve a process yield and its manufacturing method.例文帳に追加

反射部と透過部での光学的効率を同じにし同じ色純度を得ることができ、高画質の反射透過型液晶表示裝置を製作することができ、バッファ層の模様が単純で工程収率を改善することができる反射透過型液晶表示装置とその製造方法を提供する。 - 特許庁

Thereafter, the metal board under the insulating resin layer 12 is etched, whereby outer terminals 19, a board reinforcing bodies 20, and mount reinforcing bodies 21 are formed on the underside of the insulating resin layer 12, and buffer metal layers 25 to 27 and a pad 18 are formed on the metal-exposed part of a circuit board 11.例文帳に追加

この後、絶縁樹脂層１２の下面の金属板をエッチングすることで、絶縁樹脂層１２の下面に外部端子１９と基板補強体２０と搭載部補強体２１を同時に形成した後、回路基板１１の金属露出部に、無電解メッキ等によりバッファメタル層２５〜２７とパッド１８を形成する。 - 特許庁

The nitride compound semiconductor epitaxial wafer is constituted by successively laminating a buffer layer 2, an n-type GaN clad layer 3, an active layer 4 of multiple quantum well structure consisting of an undoped InGaN well layer, and an undoped GaN barrier layer, p-type clad layers 5, 6, and a p-type InGaN contact layer 7 on a substrate 1.例文帳に追加

本発明の窒化物系化合物半導体エピタキシャルウエハは、基板１上にバッファ層２、ｎ型ＧａＮクラッド層３、アンドープＩｎＧａＮ井戸層とアンドープＧａＮ障壁層とからなる多重量子井戸構造の活性層４、ｐ型クラッド層５，６、及びｐ型ＩｎＧａＮコンタクト層７が順次積層されている。 - 特許庁

A GaN buffer layer 12, an n-type GaN contact layer 13, an n-type InGaN quantum well active layer 14, a p-type AlGaN sublimation preventing layer 15, and a p-type GaN contact layer 16 are laminated successively on a sapphire substrate 11, where the quantum well active layer 14 is equipped with a well layer sandwiched inbetween a pair of barrier layers.例文帳に追加

サファイア基板１１上に、ＧａＮバッファ層１２、ｎ型ＧａＮコンタク層１３、ｎ型ＩｎＧａＮ量子井戸活性層１４、ｐ型ＡｌＧａＮ昇華防止層１５、ｐ型ＧａＮコンタクト層１６が順次積層されており、量子井戸活性層１４は、一対の障壁層にて挟まれた井戸層を有している。 - 特許庁

Buffer layers 101 and 102, a first lower clad layer 103 and a second lower clad layer 104, an active layer 105, a first upper clad layer 106, an etching stop layer 107, a second upper clad layer 108, an intermediate band gap layer 109, and a cap layer 110 are laminated in this sequence on a semiconductor substrate 100.例文帳に追加

半導体基板１００の上にバッファ層１０１、バッファ層１０２、第１下側クラッド層１０３、第２下側クラッド層１０４、活性層１０５、第１上側クラッド層１０６、エッチングストップ層１０７、第２上側クラッド層１０８、中間バンドギャップ層１０９、キャップ層１１０がこの順で積層してある。 - 特許庁

Between a first semiconductor layer to be a drift layer being a layer in which a component of a semiconductor device will be built and a foundation substrate comprising a silicon carbide single crystal wafer, a buffer layer comprising two or more semiconductor layers of the same conductive type as the drift layer is provided by epitaxial growing.例文帳に追加

半導体装置の構成要素が作りこまれるための層であるドリフト層となる第１の半導体層と，炭化珪素単結晶ウエハからなる下地基板の間に，ドリフト層と同一伝導型の２層以上の半導体層によって構成されるバッファ層をエピタキシャル成長によって設ける。 - 特許庁

For the first and second buffer layers 4 and 8, a material being a non-oxide-based conductive material, formed in an atmosphere without containing oxygen, easily oxidizable compared to silicon, and keeping high conductivity even when exposed to oxygen to be oxidized, for instance, titanium, hafnium, aluminum or the like added with niobium or gallium, is used.例文帳に追加

第１及び第２バッファ層４，８としては、非酸化物系の導電性材料で、酸素を含まない雰囲気中で形成され、シリコンよりも酸化し易く、且つ、酸素に晒されて酸化しても高い導電性を維持する材料、例えば、ニオブ或いはガリウムを添加した、チタン、ハフニウム、アルミニウム等が挙げられる。 - 特許庁

The piezoelectric actuator is provided with base layers (31, 20) of SiO_2 or Si ((100) orientation or (110) orientation), a buffer layer (41) constituted of strontium ruthenate (SRO), and the piezoelectric layer (44) constituted of a relaxation dielectric (PMN-PT) of (001) orientation, which belongs to the rhombohedral system or pseudo-isometric system at room temperature.例文帳に追加

本圧電アクチュエータは、ＳｉＯ_２またはＳｉ（（１００）配向または（１１０）配向）の基層（３１、２０）、ルテニウム酸ストロンチウム（ＳＲＯ）で構成されるバッファ層（４１）、リラクサ系誘電体（ＰＭＮ−ＰＴ）で構成された（００１）配向で室温で菱面体晶系または疑似立方晶系の圧電体層（４４）を備えている。 - 特許庁

To reduce damage to a base layer due to plasma by a method wherein at least one buffer layer out of buffer layers, which respectively have an optical gap lower than a specified value and exist between the P-type semiconductor layer and the intrinsic semiconductor layer and between the N-type semiconductor layer and the intrisic semiconductor layer in a semiconductor layer, is provided in the semiconductor layer.例文帳に追加

短波長光の有効利用が可能ないわゆるワイドギャップ半導体層を有する光起電力素子のように、ｎ型半導体層、及びｐ型半導体層が真性半導体層を挟んで積層されてなり、前記ｎ型半導体層の光学ギャップ（Ｅｇ_n）、及び前記ｐ型半導体層の光学ギャップ（Ｅｇ_p）の少なくとも一方が前記真性半導体層の光学ギャップ（Ｅｇ_i）よりも小さい半導体層を有する光起電力素子において、、その開放電圧や短絡電流等の特性を改良する。 - 特許庁

The distributed feedback semiconductor laser device is provided with an active layer 23 to join carriers again, clad layers 24 and 26 as a p-type semiconductor layer for supplying a hole to the active layer 23, a buffer layer 22 as an n-type semiconductor layer for supplying an electron to the active layer 23, a diffraction lattice layer 25 formed in the p-type semiconductor layer, and so on.例文帳に追加

分布帰還型半導体レーザ素子は、キャリア再結合を行う活性層２３と、活性層２３へホールを供給するｐ型半導体層であるクラッド層２４，２６層と、活性層２３へ電子を供給するｎ型半導体層であるバッファ層２２と、ｐ型半導体層の中に形成された回折格子層２５などで構成される。 - 特許庁

This solar cell includes: first and second electrodes facing to each other; a porous film interlaid between the first and second electrodes with a dye adsorbed thereto; an electrolyte interlaid between the first and second electrodes; and a buffer layer interlaid between the first electrode and the porous film and comprising at least two layers.例文帳に追加

互いに対向した第１及び第２電極と、第１及び第２電極間に介在され、色素が吸着されている多孔質膜と、第１及び第２電極間に介在された電解質と、第１電極及び多孔質膜間に介在され、少なくとも二層で備わった緩衝層とを含むことを特徴とする太陽電池である。 - 特許庁

Buffer Patterns 206 and 208 are formed of the same material as a lower metal wiring 202, corresponding to crossing portions of the metal wirings that mutually intersect while being configured on different layers; especially, while extending from the lower metal wiring 202 and formed of an alternative pattern that is located so as to come close to/separate from the lower metal wiring 202.例文帳に追加

本発明におけるバッファパターン２０６、２０８は、相互に異なる層に構成され交差するメタル配線の交差部に対応して下部のメタル配線２０２と同一な物質で形成されて、特に、下部のメタル配線２０２から延長して形成したり、下部のメタル配線２０２と近接離隔して位置する別途のパターンで形成することを特徴とする。 - 特許庁

The ZnO buffer layer 3 having small specific resistance is grown on a conductive Si substrate 2, and n-type GaN, n-type AlGaN, InGaN (light emitting), p-type AlGaN, and p-type GaN layers 4, 5, 6, 7, and 8 are successively grown, thus forming the semiconductor light emitting device 1 having double hetero junction structure.例文帳に追加

導電性Ｓｉ基板２の上に比抵抗の小さなＺｎＯバッファ層３を成長させ、ＺｎＯバッファ層３の上に順次ｎ型ＧａＮ層４、ｎ型ＡｌＧａＮ層５、ＩｎＧａＮ層（発光層）６、ｐ型ＡｌＧａＮ層７、ｐ型ＧａＮ層８を成長させることにより、ダブルへテロ接合構造の半導体発光素子１を形成する。 - 特許庁

In the wiring board where a plurality of thick wiring layers 3 formed of conductive materials are arranged on a substrate 1, a buffer layer 2 formed of porous metal 2a which has pores inside and a resin material 2b of 20-150 in Shore hardness being arranged on the porous metal and partially permeated in the porous metal 2a is interposed between the substrate 1 and the thick wiring layer.例文帳に追加

基板１上に導電材料から成る複数個の厚膜配線層３を配設してなる配線基板であって、基板−厚膜配線層間に、内部に気孔を有する多孔質金属２ａと、多孔質金属上に配され、一部が多孔質金属２ａ中に含浸されたショア硬さ２０〜１５０の樹脂材２ｂとから成るバッファ層２を介在させる。 - 特許庁

This gravure printing plate is made of a pattern image area 2 consisting of ink receiving parts grooved so as to square with an aimed pattern formed on the outer peripheral part of a metal plate main body 1 and resin buffer layers 3 abutting against the board at the pressing of the plate main body to the board formed on the portion except the pattern image area of the outer peripheral part of the plate main body.例文帳に追加

本発明は、金属からなる版本体１の外周部に目的のパターンに合致するように凹部状のインキ受容部からなるパターン画線部２が形成され、版本体の外周部のパターン画線部を除く部分に基板に対する版本体の押し付け時に基板に当接する樹脂製の緩衝層３を形成してなる。 - 特許庁

The element structure comprises a sapphire C face substrate 1, a GaN buffer layer 11 grown under a low temperature, an undoped GaN layer 12, an Si doped n-GaN contact layer 21, a multiple quantum well MQW emission layer 3 having a plurality of well layers, an Mg doped p-AlGaN clad layer 22, and an Mg doped p-GaN contact layer 23.例文帳に追加

素子構造は、サファイアＣ面基板１、低温成長されたＧａＮバッファ層１１、無添加のＧａＮ層１２、Ｓｉ添加のｎ-ＧａＮコンタクト層２１、複数の井戸層を有する多重量子井戸構造（ＭＱＷ）の発光層３、Ｍｇ添加のｐ-ＡｌＧａＮクラッド層２２、Ｍｇ添加のｐ-ＧａＮコンタクト層２３からなる。 - 特許庁

Impurity diffusion layers 4, a buffer insulating layer 4 composed of (Ce, Zr)O2 (or CeO2), the second ferroelectric layer 5 comprising Bi3TiNbO9, the first ferroelectric layer 6 consisting of Bi4Ti3O12, and a gate electrode 7 composed of polysilicon are laminated successively in an active region surrounded by the LOCOS film 2 of a silicon substrate 1.例文帳に追加

シリコン基板１のＬＯＣＯＳ膜２によって囲まれる活性領域には、不純物拡散層４と、（Ｃｅ，Ｚｒ）Ｏ_2 （又はＣｅＯ_2 ）からなるバッファ絶縁層４と、Ｂｉ_3 ＴｉＮｂＯ_9 からなる第２の強誘電体層５と、Ｂｉ_4 Ｔｉ_3 Ｏ__12からなる第１の強誘電体層６と、ポリシリコンからなるゲート電極７とが順に積層されている。 - 特許庁

There is provided the organic electronic device including a conductive polymer and high resistance buffer layers containing a plurality of nanoparticles dispersed therein, where the nanoparticles are selected from an organic polyacrylic acid, a carbon nanotube, a colloid forming sulfonic acid nanoparticle and a group consisting of these mixtures.例文帳に追加

本発明は、導電性ポリマーと、そこに分散した複数のナノ粒子とを含む高抵抗バッファー層を含むことを特徴とする有機電子デバイスであって、 前記ナノ粒子が、有機ポリアクリル酸、カーボンナノチューブ、およびコロイド形成スルホン酸ナノ粒子ならびに、これらの混合物からなる群から選択されることを特徴とする有機電子デバイスである。 - 特許庁

A long-wavelength photodetector epitaxial wafer 10 is equipped with an InGaAs layer 3 serving as a photodetection layer and an InP layer 4 serving as a window layer, wherein the InGaAs layer 3 is high in As concentration at an interface 5 between the layers 4 and 3 and gradually reduced in As concentration toward an InP buffer layer 2.例文帳に追加

受光層としてのＩｎＧａＡｓ層３と、窓層としてのＩｎＰ層４とを備える長波長受光素子用のエピタキシャルウェーハ１０において、ＩｎＧａＡｓ層３とＩｎＰ層４との界面５近傍のＩｎＰ４層側は、Ａｓ濃度が界面５で高く、その界面から徐々に低減していく構成を有する、ことを特徴としている。 - 特許庁

The EL element comprises a thick film dielectric layer 3 formed by a powder calcination method, a thin film dielectric layer 6, a phosphor thin layer 5 interposed between the dielectric layers 3, 6, and a buffer layer 7 made of zinc oxide (ZnO) as a main component interposed between the thin film dielectric layer 6 and a transparent electrode 8.例文帳に追加

粉体焼成法により形成された厚膜誘電体層３と、薄膜誘電体層６と、これらの誘電体層３，６間に蛍光体薄膜５を有するＥＬ素子であって、前記薄膜誘電体６と透明電極８の間に酸化亜鉛（ＺｎＯ）を主成分とするバッファ層７を有する構成のＥＬ素子およびその製造方法とした。 - 特許庁

The photodetector using a semiconductor crystal material comprising a light absorbing layer having lattice mismatch with a substrate material further comprises a substrate, a light absorbing layer comprising a plurality of layers having different lattice constant, and a buffer layer formed between the substrate and the light absorbing layer and having a lattice constant varying gradually from that of the substrate to that of the absorbing layer.例文帳に追加

基板材料と格子不整合のある光吸収層を有する半導体結晶材料を用いた受光素子において、基板と、格子定数の異なる複数の層で構成された光吸収層と、基板と光吸収層との間に形成されその格子定数が基板の格子定数から吸収層の格子定数まで徐々に変化するバッファ層とを設ける。 - 特許庁

The organic field effect transistor comprises a gate electrode 8 provided on an organic semiconductor film 2 of organic semiconductor material through a gate insulation film 3, a source electrode 6 and a drain electrode 7 provided to abut on the organic semiconductor film through the gate electrode 8 wherein at least one of the source electrode 6 and the drain electrode 7 abuts on the organic semiconductor film 2 through buffer layers 4 and 5 of inorganic substance.例文帳に追加

本発明の有機電界効果トランジスタは、有機半導体材料からなる有機半導体膜２にゲート絶縁膜３を介して設けられたゲート電極８と、前記ゲート電極８をはさんで前記有機半導体膜に当接するように設けられたソース電極６およびドレイン電極７とを備えた有機電界効果トランジスタにおいて、前記ソース電極６および前記ドレイン電極７の少なくとも１方が、無機物からなるバッファ層４、５を介して前記有機半導体膜２と当接していることを特徴とする。 - 特許庁

The organic field effect transistor comprises a gate electrode 8 provided on an organic semiconductor film 2 of organic semiconductor material through a gate insulation film 3, a source electrode 6 and a drain electrode 7 provided to abut on the organic semiconductor film through the gate electrode 8 wherein at least one of the source electrode 6 and the drain electrode 7 abuts on the organic semiconductor film 2 through buffer layers 4 and 5 of inorganic substance.例文帳に追加

本発明の有機電界効果トランジスタは、有機半導体材料からなる有機半導体膜２にゲート絶縁膜３を介して設けられたゲート電極８と、前記ゲート電極８をはさんで前記有機半導体膜に当接するように設けられたソース電極６およびドレイン電極７とを備えた有機電界効果トランジスタにおいて、前記ソース電極６および前記ドレイン電極７の少なくとも１方が、無機物からなる電荷注入層４、５を介して前記有機半導体膜２と当接していることを特徴とする。 - 特許庁