「buffer layers」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

At the time of forming a semiconductor layer, e.g. an InGaAs channel layer, on a GaAs substrate 1 through InAlAs buffer layers 71, 73, As on the surface of the InAlAs buffer layer 71 is substituted by another group V element.例文帳に追加

ＧａＡｓ基板１上にＩｎＡｌＡｓバッファ層７１，７３を介してＩｎＧａＡｓチャネル層などの半導体層を形成するに際し、そのＩｎＡｌＡｓバッファ層７１の表面のＡｓを別のＶ族元素で置換する。 - 特許庁

Prior to the epitaxial growth of an InN thin film on a GaN buffer layer, an In metal with a thickness of approximately one or two molecule layers (ML) is supplied to the GaN buffer layer surface while a plasma source of nitrogen is not supplied.例文帳に追加

ＩｎＮ薄膜をＧａＮバッファ層上にエピタキシャル成長するに先立ち、ＧａＮバッファ層表面上に窒素のプラズマソースの供給がない状態で約１分子層−２分子層（ＭＬ）の厚さのＩｎ金属を供給する。 - 特許庁

The IBML buffers copies of OSI layer-3 packets that is transmitted via lower layers (205, 215) of the communications interface and manages the buffer contents using indications the IBML receives from one or more of the lower layers.例文帳に追加

ＩＢＭＬは通信インタフェースの低位層（２０５，２１５）を介して伝送されているＯＳＩ第３層パケットのコピーをバッファするとともに、１つ以上の低位層からＩＢＭＬが受信する表示を用いてバッファの内容を管理する。 - 特許庁

In the semiconductor light-emitting element, a composite buffer layer 12, formed by alternately laminating a plurality of Al_xB_yGa_1-x-yN first layers 12A and a plurality of Al_aB_bGa_i-a-bN second layers 12b upon another is provided on a low-resistance silicon substrate 11.例文帳に追加

低抵抗のシリコンから成る基板１１の上にＡｌ_xＢ_xＧａ_1-x-yＮから成る第１の層１２ａとＡｌ_aＢ_bＧａ_i-a-bＮから成る第２の層１２ｂとを交互に複数積層した複合層構造のバッファ層１２を設ける。 - 特許庁

In the semiconductor light emitting element, a composite laminated buffer layer 12, formed by alternately laminating a plurality of Al_xIn_yGa_1-x-yN first layers 12a and a plurality of Al_aIn_bGa_i-a-bN second layers 12b upon another, is provided on a low-resistance silicon substrate 11.例文帳に追加

低抵抗のシリコンから成る基板１１の上にＡｌ_xＩｎ_xＧａ_1-x-yＮから成る第１の層１２ａとＡｌ_aＩｎ_bＧａ_i-a-bＮから成る第２の層１２ｂとを交互に複数積層した複合層構造のバッファ層１２を設ける。 - 特許庁

The stress measuring device 20 comprises triple layers of a measuring layer 21 and stress buffer layers and detects observed stress at each point of the measuring layer 21 by a plurality of strain gauges 23 fitted to the measuring layer 21.例文帳に追加

応力計測装置２０は、計測層２１と応力緩衝層２２の３重層からなり、計測層２１に取り付けられた複数の歪みゲージ２３により、計測層２１の各点における観測応力を検出する。 - 特許庁

The concentration of the n-type impurity is not high in all the buffer layers, this preventing the on-voltage being excessively high with leaving the on-loss low.例文帳に追加

そして、バッファ層すべてにおいてＮ型不純物の濃度が濃くされた訳ではないため、オン電圧が高くなり過ぎず、オン損失を少ないままにすることが可能になる。 - 特許庁

The arrangement of β-NAD and a basic buffer in different layers prevents the β-NAD from being denatured in quality and becoming reduced coenzyme (NADH) before use.例文帳に追加

β−ＮＡＤが塩基性緩衝剤と異なる層に配置されるため、使用前にβ−ＮＡＤが変質して、還元型補酵素（ＮＡＤＨ）になることが防止される。 - 特許庁

The wireless tag 1 comprises a bar code label 11, a tag body 12, a water-resistant buffer material 13, and a double-faced adhesive tape 14, as component parts in layers.例文帳に追加

無線タグ１は、バーコードラベル１１、タグ本体１２、耐水性を有する緩衝材１３、及び両面テープ１４の各要素部品を積層することにより構成される。 - 特許庁

The movable contact 34 includes a plurality of buffer layers 54 and conductive layer 55 alternately laminated on a movable contact substrate 51 by vapor deposition, sputtering, electroplating, or the like.例文帳に追加

可動接点部３４は、可動接点基板５１の上に蒸着、スパッタ、電解メッキ等により緩衝層５４と導電層５５が複数層交互に積層される。 - 特許庁

To provide an organic electronic device having high resistance buffer layers used in an electroluminescent device and an improved property for microelectronic use.例文帳に追加

本発明は、エレクトロルミネセンスデバイスでの使用のための高抵抗バッファー層や、マイクロエレクトロニクス用途向けの改善された特性を有する有機電子デバイスを提供することを課題とする。 - 特許庁

The composition modulation buffer layer 20 is formed having an inclined composition increasing in N atom content from the substrate 10 toward the first and second semiconductor layers 40 and 50.例文帳に追加

組成変調バッファ層２０は、基板１０から第１及び第２の半導体層４０，５０に向かってＮ原子含有量が高くなる傾斜組成で形成されている。 - 特許庁

GaN layers 13a, 13b and the AlN buffer layer 12 are removed to a substrate by dry etching by using a resist and the SiO2 film 14 as a mask and using chlorine gas, and a line and space pattern is formed.例文帳に追加

レジストとSiO_2膜14をマスクとして、塩素系のガスを用いてGaN層13a、13bおよびＡｌＮバッファ層12をドライエッチングにより基板まで除去して、ラインアンドスペースのパターンを形成する。 - 特許庁

This component is provided with separate regions, having the same vertical structure as that of an active waveguide 20 is embedded between the upper and lower buffer layers.例文帳に追加

この部品は、能動導波路（２０）が上部バッファ層と下部のバッファ層の間に埋め込まれている同じ垂直構造を備えた別個の領域（１、２、３、４、５）を有している。 - 特許庁

The metal oxide layer is intentionally provided as the buffer layer between the source and drain electrode layers and the semiconductor layer, thus forming ohmic contact.例文帳に追加

ソース電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を意図的に設けることによってオーミック性のコンタクトを形成する。 - 特許庁

The dielectric buffer layer is adhered on the metal film or the strip metal, the metal film or strip metal and buffer layer are clamped between two layers of dielectric, and the surface of the upper layer of the dielectric is arranged with a hole which is taken as a measuring groove.例文帳に追加

誘電体バッファ層は金属薄膜またはストリップ状金属の上に付着され、金属薄膜またはストリップ状金属とバッファ層は二層の誘電体の間に挟まれ、また、誘電体の上層表面に穴を開けて測定溝とする。 - 特許庁

The silicon thin-film transistor is provided with buffer layers 11a, 11b formed on both surfaces of a substrate, on the buffer layer 11a on one side being arranged a silicon channel, on which is formed a gate insulation layer 13, and on which a gate 14 is provided.例文帳に追加

基板の両面にバッファ層１１ａ、１１ｂが形成され、一側のバッファ層１１ａにシリコンチャンネルが形成され、シリコンチャンネル上にはゲート絶縁層１３が形成され、ゲート絶縁層上にはゲート１４が設けられるシリコン薄膜トランジスタである。 - 特許庁

The semiconductor layers 3a, 3b are formed to local areas on the buffer layer 2, and a channel layer 4 is formed in the dopant concentration lower than the semiconductor layers 3a, 3b using the same semiconductor material as the semiconductor substrate 1 on the opposing edges of the semiconductor layers 3a, 3b, or between the opposing edges thereof.例文帳に追加

そして、緩衝層２上に夫々局所的に半導体層３ａ及び３ｂを形成し、この半導体層３ａ及び３ｂの対向する端部上及びこれらの間に、半導体基板１と同じ半導体材料を使用し、半導体層３ａ及び３ｂよりもドーパント濃度が低いチャネル層４を形成する。 - 特許庁

The intermediate layer 13 is set to have an impurity concentration between those of the buffer and base layers 12 and 14 considering its thickness dimension, so that a depletion layer will not reach the buffer layer 12 at the time of turning OFF the L load switching operation.例文帳に追加

中間層１３は、バッファ層１２とベース層１４との中間的な不純物濃度に設定すると共に厚さ寸法を考慮して設定することにより、Ｌ負荷スイッチング動作のターンオフ時に空乏層がバッファ層１２まで到達しないようにすることができる。 - 特許庁

A second base layer (7) of a second conductivity type and emitter layers (8) of a first conductivity type are arranged in the main cell (MR), and a buffer layer (9) of a second conductivity type is arranged in the dummy cell (DR).例文帳に追加

メインセル（ＭＲ）内に第２導電型の第２ベース層（７）と第１導電型のエミッタ層（８）とが配設され、ダミーセル（ＤＲ）内に第２導電型のバッファ層（９）が配設される。 - 特許庁

To provide an information signal reproducing method reproducing information by absorbing difference of transfer rates of (n) information signals between information signal recording media of a plurality of layers and buffer memories.例文帳に追加

複数層の情報信号記録媒体とバッファメモリの間でｎ個の情報信号の転送レートの差を吸収して情報の再生を行う情報信号再生方法を提供する。 - 特許庁

An LED element 12 is mounted on the wiring layers 11c and 11d of a substrate 11 and a buffer layer 13 of silicon, or the like, is provided to cover the LED element 12.例文帳に追加

基板部１１の配線層１１ｃ，１１ｄ上にはＬＥＤ素子１２が搭載され、このＬＥＤ素子１２を覆うようにしてシリコン等による緩衝層１３が設けられている。 - 特許庁

In the spherical compound semiconductor cell, recombination and a leak current are suppressed and photoelectric conversion efficiency is increased by having the cell structure that includes the buffer layers.例文帳に追加

緩衝層を具備したセル構造とすることで、再結合またはリーク漏れ電流を抑制し光電変換効率が増加する球状化合物半導体セルとすることができる。 - 特許庁

In the hollow region 105, reinforcing adhesive layers 104 are formed as a buffer part at positions that correspond to respective bumps 106 disposed at equal intervals on the rear surface of the semiconductor substrate.例文帳に追加

中空領域１０５には、半導体基板の裏面で等間隔に配置されたバンプ１０６のそれぞれと対応する位置に補強用接着層１０４が緩衝部として形成される。 - 特許庁

To provide a method of manufacturing a vibration control soundproof material including a vibration control layer and a buffer layer and hard to be peeled between layers and capable of obtaining the high productivity.例文帳に追加

制振層と緩衝層を含む制振防音材の製造方法において、層間が剥がれ難く、且つ高い生産性が得られる制振遮音材の製造方法を提供する。 - 特許庁

The longitudinal outer edge part of at least an air supporting surface of the magnetic head slider 1 is provided with buffer layers 11, 11' formed of a material softer than a magnetic head slider-constituting member.例文帳に追加

磁気ヘッドスライダ１の少なくとも空気支持面の長手方向の外縁部に、磁気ヘッドスライダ構成部材より柔らかい材料で形成された緩衝層１１，１１’を設けた。 - 特許庁

A buffer layer 15 having one or more layers of ultra-thin film lamination comprising a metallic/organic film to lower a carrier injection barrier is interposed between the organic layer 14 and the negative electrode 16.例文帳に追加

有機層１４と陰極１６との間にキャリア注入障壁を低下させるための金属／有機膜から成る超薄膜積層を１層以上有するバッファ層１５を介在させる。 - 特許庁

A hetero-spike buffer layer 12 having an intermediate valence band energy is arranged between semiconductor layers 11 and 13, whose band gap energies are different and which constitutes a semiconductor distributed Bragg reflector.例文帳に追加

半導体分布ブラッグ反射器を構成するバンドギャップエネルギーの異なる半導体層１１，１３の間に中間の価電子帯エネルギーを持つヘテロスパイク緩衝層１２を設けた。 - 特許庁

The differences between a linear expansion coefficient of the thermoelectric conversion layer 11 and those of the electrode layers 12a and 12b are reduced by the buffer layers 13a and 13b, residual thermal stress can be relaxed, and mechanical joint strength between the thermoelectric conversion layer 11 and the electrode layers 12a and 12b can be improved, whereby the thermoelectric conversion element 1 excelling in durability can be provided.例文帳に追加

かかるバッファ層１３ａ，１３ｂにより、熱電変換層１１と電極層１２ａ，１２ｂにおける線膨張係数の差が軽減され、残留熱応力を緩和することができ、また、熱電変換層１１と電極層１２ａ，１２ｂの機械的な接合強度を向上させることができるので、耐久性に優れた熱電変換素子１となる。 - 特許庁

This spherical compound semiconductor cell includes: a spherical electrode, having at least the surface thereof formed of a conductor; a compound semiconductor layer formed on the surface of the spherical electrode and which has a chalcopyrite structure; buffer layers formed on the surface of the compound semiconductor layer; and a transparent electrode layer formed on the surfaces of the buffer layers.例文帳に追加

本発明の球状化合物半導体セルは、少なくとも表面が導電体である球状電極と、球状電極の表面に形成されたカルコパイライト構造の化合物半導体層と、前記化合物半導体層の表面に形成された緩衝層と、前記緩衝層の表面に形成された透明電極層を具備することを特徴とする。 - 特許庁

Ends 36b, 36c of an oxidizing agent gas flow path groove 36a, constituting the oxidizing agent gas flow path 36, are protruded outward from the ends of the electrode catalyst layers 26a, 26b of the electrolytic membrane/electrode structure 12 and are communicated with an inlet buffer portion 38a and an outlet buffer portion 38b.例文帳に追加

酸化剤ガス流路３６を構成する酸化剤ガス流路溝３６ａの端部３６ｂ、３６ｃは、電解質膜・電極構造体１２の電極触媒層２６ａ、２６ｂの端部よりも外方に突出して入口バッファ部３８ａ及び出口バッファ部３８ｂに連通する。 - 特許庁

Although, a parasitic diode is formed in the IGBT by PN junction of a p^+ collector region 1 and the n^+ type buffer layer 2, the n^+ type buffer layers 2 floating in an actual device are connected through the resistor 13.例文帳に追加

すなわち、ＩＧＢＴにはｐ^+型コレクタ領域１とｎ^+型バッファ層２とによるＰＮ接合によって寄生ダイオードが形成されることになるが、この寄生ダイオードのうち実際のデバイスではフローティング状態となる各ｎ^+型バッファ層２が抵抗１３を介して接続された構成とする。 - 特許庁

On an Si (100) substrate 1, a c-InN single-crystal film 4 is formed with a buffer layer 2 interposed having a superlattice structure which consists of a plurality of alternately deposited c-BP single-crystal layers 2a and Si single-crystal layers 2b, with the uppermost c-BP single-crystal layer.例文帳に追加

Ｓｉ（１００）基板１上にｃ−ＢＰ単結晶層２ａとＳｉ単結晶層２ｂとを交互に多数層積層し、かつ、最上層をｃ−ＢＰ単結晶層とした超格子構造のバッファ層２を介在してｃ−ＩｎＮ単結晶膜４が形成されている。 - 特許庁

To prevent the deterioration of device characteristics due to lattice mismatching or an unclear impurity level in a light emitting thyristor in which first conductive and second conductive AlGaAs layers are alternately laminated in four layers on a GaAs buffer layer on a GaAs substrate.例文帳に追加

ＧａＡｓ基板上のＧａＡｓバッファ層の上に、第１導電形および第２導電形のＡｌＧａＡｓ層が交互に４層積層された発光サイリスタにおいて、格子不整合や不明瞭な不純物準位の形によるデバイス特性の劣化のおそれがないようにする。 - 特許庁

Furthermore, a buffer rubber layer 13 made of a rubber having a predetermined hardness is arranged at a predetermined position between the carcass layer 11 and the belt layers 31 and 32 of both tread-shoulder portions crossing a tire equatorial plane CL, which is adjacent to the carcass layer 11 and located on a side of inner circumference of the belt reinforce layers 21 and 22.例文帳に追加

また、所定硬度のゴムからなる緩衝ゴム層１３を、タイヤ赤道面ＣＬを挟んだ両トレッドショルダ部のカーカス層１１とベルト層３１、３２との間の所定位置に、カーカス層１１に隣接してベルト強化層２１、２２の内周側に配置する。 - 特許庁

In the semiconductor light-emitting element, a composite buffer layer 12 formed by alternately laminating a plurality of AlN first layers 12a and a plurality of GaN second layers 12b upon another is provided on a low- resistance silicon substrate 11 one main surface 11a of which is oriented in the (111) crystal plane.例文帳に追加

低抵抗のシリコンから成り且つ一方の主面１１ａの結晶面方位を（１１１）ジャスト面とした基板１１の上にＡｌＮから成る第１の層１２ａとＧａＮから成る第２の層１２ｂとを交互に複数積層した複合層構造のバッファ層１２を設ける。 - 特許庁

Therefore, since several kinds of interference type filter layers are respectively arranged on the different layer through the interlayer film, the interlayer film being foundation functions as an etching stopper or an etching buffer in the case of patterning the filter layers, and dry etching can be performed to realize the scale-down of the color filter.例文帳に追加

したがって、複数種類の干渉型フィルタ層が層間膜を介してそれぞれ別々の層に配置されているため、各フィルタ層をパターニングする際に、下地の層間膜画エッチングストッパ若しくはエッチングバッファとして機能し、ドライエッチングが可能となりカラーフィルタの微細化が可能となる。 - 特許庁

Wiring layers for supplying fixed potentials are formed at the parts other than the inner circuit region 2 and the buffer regions 4a to 4d, for example, four corner parts 5a to 5d of the semiconductor chip 1, and contacts 6a to 6d for connecting the wiring layers with the semiconductor substrate are formed at the four corners.例文帳に追加

この内部回路領域２及びバッファ領域４ａ〜４ｄ以外の部分、例えば、半導体チップ１の４つの隅の部分５ａ〜５ｄに固定電位を供給する配線層を形成し、この配線層と半導体基板との間を接続するコンタクト６ａ〜６ｄを設ける。 - 特許庁

To provide a developer for photosensitive polyimides, with which polyimide patterning for interlayer insulating films for multi-layered circuit boards and for α-ray shield layers, buffer coat layers and others for semiconductor memory devices is attained within a shorter period of time than with conventional developers and with which high resolution of developed patterns is ensured.例文帳に追加

本発明は、多層配線板用の層間絶縁膜や半導体メモリー素子用のα線遮蔽膜、バッファーコート膜などのポリイミドパターン加工を従来と比較し短時間にて行え、現像パターンの解像度が高い感光性ポリイミド用現像液を提供する。 - 特許庁

The optical switch for switching a plurality of input signals to a plurality of output positions, is characterized in that a lamination body in which the same number of nonlinear optical layers and buffer layers as that of the input parts are laminated crosses the optical path between the input parts and the output parts.例文帳に追加

複数の入力信号を複数の出力位置へスイッチングさせる光スイッチにおいて、入力部と出力部の間に、非線形光学層と緩衝層を入力部数と同数積層させた積層体が光路に交差していることを特徴とする光スイッチ。 - 特許庁

The buffer effect to respective layers of the coated optical fiber ribbons 4 may be expected by setting the height of the intervening tapes 3a and 3b to be arranged equal to or higher than the lamination height of the coated optical fiber ribbons 4.例文帳に追加

配置される介在テープ３ａ、３ｂの高さを光ファイバテープ心線４の積層高さと同等以上とすることにより、各層の光ファイバテープ心線４に対し緩衝効果が期待できる。 - 特許庁

Preferably, a backer material 60 composed of two layers of a nonwoven fabric layer 61 functioned as a buffer material and a resin foam layer 62 functioned as a heat insulating layer, is stacked on the rear face of each panel.例文帳に追加

好ましくは、各パネルの裏面には、緩衝材として機能する不織布層６１と断熱層として機能する樹脂発泡体層６２の２層からなるバッカー材６０が積層される。 - 特許庁

Also, the core tube or the buffer tube is provided with two layers which are an outer layer including both resin and high aspect ratio fillers and an inner layer including the resin without the high aspect ratio fillers.例文帳に追加

また、コアチューブまたはバッファチューブは、樹脂および高アスペクト比充填材の両方を含んだ外部層と、高アスペクト比充填材のない樹脂を含んだ内部層の２つの層を備えている。 - 特許庁

Here, since the insulator 12 is embedded in the groove 11 which separates the buffer layers 5, the N-type clad layer 6, the MQW active layer 7 and the P-type clad layer 8 do not grow on the groove 11.例文帳に追加

このとき、バッファ層５を分離する溝１１に絶縁体１２が埋設されているので、溝１１上には、Ｎ型クラッド層６、ＭＱＷ活性層７およびＰ型クラッド層８が成長しない。 - 特許庁

To obtain a GaN layer having a small number of lattice defects by reducing the difference of a lattice constant in an axial direction between ZnO buffer and GaN layers in an InxGayAlzN-based semiconductor light emitting diode.例文帳に追加

ＩｎxＧａyＡｌzＮ系の半導体発光素子において、ＺｎＯバッファ層とＧａＮ層とのａ軸方向の格子定数の差をより小さくすることにより、格子欠陥の少ないＧａＮ層を得る。 - 特許庁