「buffer switch」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

An ATM switch circuit 51 calculates a necessary destuff number between frames of an in-device multiframe by a destuff control part 59 with ONU start information 87 and controls a selector 60 and a switch buffer processing part 54 according to the calculated value to send destuff cells out.例文帳に追加

ＡＴＭスイッチ回路５１は、デスタッフ制御部５９でＯＮＵ起動情報８７により、装置内マルチフレームで１フレーム間のデスタッフ所用数を計算し、その計算値に基づいてセレクタ６０とスイッチバッファ処理部５４を制御し、デスタッフ用セルを送出する。 - 特許庁

The packet data switch 20 temporarily stores a packet to a common share buffer memory, links storage positions of the buffer including a packet of the same destination to generate a retrieval sequence and transmits the packets from an optional input port 21 to a designated output port 23 in the same sequence as that at the reception.例文帳に追加

パケットデータスイッチは一時的にパケットを共有バッファメモリに記憶し、同一のあて先のパケットを含むバッファの記憶位置をリンクして検索用シーケンスを形成し、パケットを任意の入力ポートから指示された出力ポートに受信時と同一の順序で送信する。 - 特許庁

The image forming apparatus is provided with a rotation detection means which can detect rotation of an agitating member in a buffer part and a switching means which can switch between a driving state transmitting rotational drive to the agitating member and a free state not receiving an effect of force from outside the buffer part to the agitating member.例文帳に追加

バッファー部の攪拌部材の回転を検知可能な回転検知手段と、攪拌部材に回転駆動を伝達する駆動状態と、攪拌部材に対するバッファー部の外からの力の作用を受けないような自由状態とを切り換えることが可能な切り換え手段を備えている。 - 特許庁

An adder 108 reads the rake synthesis intermediate result corresponding to the selected data from the buffer 109, adds the data selected by the switch 107 to the read rake synthesis intermediate result and provides an output of the rake synthesis intermediate result after update to the buffer 109.例文帳に追加

加算器１０８は、選択されたデータに対応するレイク合成中間結果をバッファ１０９から読み出し、読み出されたレイク合成中間結果にスイッチ１０７により選択されたデータを加算して、更新後のレイク合成中間結果としてバッファ１０９に出力する。 - 特許庁

When a change point detector 6 detects a scene change point, a reduction processor 7 reduces a video to a thumbnail image as a reduced video corresponding to a predetermined time, stores it in a reduced video buffer 8, and turns ON a switch SW to store it in a digest video buffer 9.例文帳に追加

シーン変化点を変化点検出部６で検出すると、縮小処理部７で縮小されて縮小映像バッファ８に格納された所定時間分の縮小映像となるサムネイル画像を、スイッチＳＷをＯＮとしてダイジェスト映像バッファ９に格納する。 - 特許庁

When the buffer 4 receives the data and the address, it generates a bus request for acquiring a right for the bus to a CPU 21 for the standby system, and when the right for the bus is acquired, the bus 15 and the bus 25 are connected by a conflict control switch 23 for the standby system, a content of a buffer 4 is written in a memory 22.例文帳に追加

バッファ４は、データおよびアドレスを受信すると予備系ＣＰＵ２１に対してバス権獲得のためのバスリクエストを出し、バス権を獲得すると予備系競合制御スイッチ２３によってバス１５とバス２５が接続され、バッファ４の内容がメモリ２２に書き込まれる。 - 特許庁

A waveguide optical switch is created by using whisker electrodes utilizing ZnO whiskers, forming a flat buffer layer on the tip parts of whiskers, forming waveguides on the surface of the buffer layer by silk printing or the like, and arranging the other counter electrode.例文帳に追加

ＺｎＯウィスカーを利用したウィスカー電極を用い、ウィスカーの先端部に平坦なバッファー層を形成し、その上に導波路をシルク印刷などにより形成し、対向するもう一つの電極を配置する構成の導波路光スイッチを作成することによって、従来の課題を解決した。 - 特許庁

Corresponding to an active/standby switching trigger signal, the timing control part 136 compares the contents of respective packets, the read starting position of the buffer 132 is changed to the packet, which can be switched with the active packet held in the buffer, and after phase control, a changeover switch 135 is switched and controlled from the active system to the standby system.例文帳に追加

このタイミング制御部１３６では、現用・予備切替トリガ信号に応じて、パケットの内容を比較し、現用系のバッファ保持パケットと切替可能なパケットにバッファ１３２の読み出し開始位置を変更し、位相調整後、切替スイッチ１３５を現用系から予備系に切替制御する。 - 特許庁

A switch circuit supplies the low-speed slave with a read access request which is a request from the processor to the information register during negation of the remap signal, and supplies the buffer with the read access request via the interrupt control circuit in order to read the information from the buffer during assertion of the remap signal.例文帳に追加

切替回路は、リマップ信号のネゲート中に、プロセッサから情報レジスタへの読み出しアクセス要求を低速スレーブに供給し、リマップ信号のアサート中に、バッファから情報を読み出すために読み出しアクセス要求を割り込み制御回路を介してバッファに供給する。 - 特許庁

An integrated extension adaptor 30 by laminating a buffer part 27 between a press operating part 25 protruding from an insertion hole 18 of a case 10a and an abutting part 26 equipped on a pressing part 41 of the push switch 40 is provided between the rear face of the case body 10a and the push switch 40.例文帳に追加

ケース１０ａの挿通孔１８から突出する押圧操作部２５とプッシュスイッチ４０の押圧部４１と当接する当接部２６との間に緩衝部２７を積層して一体化した延長アダプター３０をケース本体１０ａの裏面とプッシュスイッチ４０との間に備える。 - 特許庁

The switch control of an output switch section 29 is performed so that the signal in the pixel column outputting the signal from the output terminal next may not be output from a buffer amplifier 30, until an effective pixel period in the pixel column outputting the signal from the output terminal first is completed.例文帳に追加

そして、先に出力端子から信号を出力する画素列における有効画素期間が終了するまでは、次に出力端子から信号を出力する画素列における信号がバッファアンプ３０から出力されないように出力切換部２９のスイッチ制御を行う。 - 特許庁

A switch 115 is turned to a side A first, data for the prescribed GOP number of image data inputted from a buffer 102 through the switch 103 are used as an encoding unit so that variable length encoding is performed while performing control to a prescribed encoding rate in a rate control circuit 114 in each encoding unit.例文帳に追加

始めにスイッチ１１５をＡ側にして、バッファ１０２からスイッチ１０３を介して入力される画像データの所定ＧＯＰ数分のデータを符号化単位として、この符号化単位毎に、レート制御回路１１４で所定の符号化レートに制御しながら可変長符号化を行う。 - 特許庁

The buffer 32n firstly generates a pre-charge pulse based on the transfer pulse from the shift register 31n-2 and gives it to a switch 38n for pre-charging, and then generates a real data write pulse based on the transfer pulse from the shift register 31n and gives it to a switch 37n for real data.例文帳に追加

バッファ３２ｎは先ず、シフトレジスタ３１ｎ−２からの転送パルスに基づいてプリチャージパルスを生成してプリチャージ用スイッチ３８ｎに与え、次いでシフトレジスタ３１ｎからの転送パルスに基づいて実データ書き込みパルスを生成して実データ用スイッチ３７ｎに与える。 - 特許庁

The virtual output queue controller 200 in the input buffer type switch in the virtual output queue is provided with a class band managing part 201 for CBR class and a connection request generating part 202 to make a connection request to a switch scheduler capable of performing three stages of priority control.例文帳に追加

仮想出力キュー方式の入力バッファ型スイッチにおける仮想出力キュー制御装置２００は、ＣＢＲクラス用のクラス帯域管理部２０１と、三段階の優先制御を実行可能なスイッチスケジューラに対して接続要求を行う接続要求生成部２０２と、を備えている。 - 特許庁

This drive/protective device detects an amount of a time change of a gate voltage VGE of the switch element Q1, detects an amount of time change of an input terminal voltage in the buffer circuit 2, and detects a gate short circuit fault of the switch element Q1 based on these detected amounts of the voltage time changes.例文帳に追加

駆動・保護装置は、スイッチ素子Ｑ１のゲート電圧ＶＧＥの時間変化量を検出すると共に、バッファ回路２における入力端子電圧の時間変化量を検出し、これら検出された電圧時間変化量に基づいて、スイッチ素子Ｑ１のゲート短絡故障を検出する。 - 特許庁

To provide a quick reading method for MIPMAP data that can easily switch MIPMAP textures by placing MIPMAP textures together in a buffer of a size of a power of 2 in one side.例文帳に追加

ＭＩＰＭＡＰのテクスチャーを一辺が２の累乗サイズのバッファにまとめて入れることにより、簡単にＭＩＰＭＡＰテクスチャーを切り替えることができるミップマップデータの高速読出方式を提供する。 - 特許庁

The switch 37 selects a picture outputted from a code sequence buffer 33 or 34 in their switching timings on the basis of the control information given from the changeover controller 36.例文帳に追加

スイッチ３７は、切替え制御器３６から与えられる制御情報に基づき、符号列バッファ３３又は符号列バッファ３４から切替えタイミングに合わせて出力されるピクチャを選択する。 - 特許庁

By way of example, a memory card 100 comprising a flash memory part 101, a card controller part 102 and a transmission/reception buffer part 103 further has a format function part 104 and a format switch 105.例文帳に追加

例えば、フラッシュメモリ部１０１、カードコントローラ部１０２および送受信バッファ部１０３などを備えるメモリカード１００において、更に、フォーマット機能部１０４およびフォーマットスイッチ１０５を設ける。 - 特許庁

The multiple address cell copy system consists of an input channel compatible section 10, having an input buffer section 11, a switching (SW) section 20 having a switch copy function 21, and output channel compatible sections 30.例文帳に追加

入力バッファ部１１を有する複数の入力回線対応部１０、スイッチ（ＳＷ）コピー機能２１を有するＳＷ部２０および複数の出力回線対応部３０により構成される。 - 特許庁

A buffer circuit is provided between a first terminal of the capacitance element connected to the switch element and the first power terminal, and a second terminal of the capacitance element is connected to the second power terminal.例文帳に追加

また、スイッチ素子に接続された容量素子の第１の端子と第１の電源端子との間にバッファ回路を有し、第２の電源端子に容量素子の第２の端子が接続されている。 - 特許庁

Switch structure elements are interconnected by a ring arrangement, each includes ring paths, each ring path includes a circular buffer 44 having entries, and each entry relates to a valid logic 50.例文帳に追加

複数のスイッチ構造素子がリング配列で相互接続され、その各々は複数のリング経路を含み、各リング経路は、複数のエントリを持つ円形バッファ４４を含み、各エントリは有効論理５０と関連する。 - 特許庁

The voice guide device 10 is also equipped with a voice re-output switch 14 by which a user selects voice data requiring voice re-output among the voice data stored in the voice data buffer 12.例文帳に追加

また、音声案内装置１０は、音声データバッファ１２に記憶されている音声データのうち、ユーザが再度音声出力の必要な音声データを選択する音声再出力スイッチ１４を備えている。 - 特許庁

A second holding state acquisition means 1c acquires the second holding state of the buffer 2a from the output state of the data of a data output means 1a and the credit information of the data from a switch control unit 2.例文帳に追加

第２の保持状況取得手段１ｃは、データ出力手段１ａのデータの出力状況、スイッチ制御部２からのデータのクレジット情報から、バッファ２ａの第２の保持状況を取得する。 - 特許庁

At that time, an on/off switch 204 is turned on/off in a fixed cycle, a still picture encoder 206 also fetches a still picture for one frame each time a video signal is inputted and stores the still picture in a buffer 207.例文帳に追加

また、このとき、オンオフスイッチ２０４が一定周期でオンオフしており、静止画エンコーダ２０６は、映像信号が入力される毎に１コマ分の静止画を取り込み、バッファ２０７に格納する。 - 特許庁

A reproducing system current source 413 outputs a current in which a reproducing power setting current 401 is amplified by an input current buffer 411 in accordance with ON/OFF of a switch connected to the current source.例文帳に追加

再生系電流源４１３は、再生パワー設定電流４０１を入力電流バッファ４１１で増幅した電流を、電流源に接続されたスイッチのオン・オフに応じて出力する。 - 特許庁

The game control means subtracts one from the total number of the prize balls stored by the total number of prize ball storage buffer based on the detection signal of the number of putout balls counting switch 301 in the timer interruption process.例文帳に追加

また、遊技制御手段は、タイマ割込処理において、払出個数カウントスイッチ３０１の検出信号にもとづいて、総賞球数格納バッファが格納する総賞球数から１減算する。 - 特許庁

To display a high-quality picture, related to a TFT liquid-crystal display device comprising a buffer amplifier, by eliminating uneven brightness, vertical stripes, caused by variation in a switch feed through charge of an offset cancel circuit.例文帳に追加

バッファアンプを有するＴＦＴ液晶表示装置においては、オフセットキャンセル回路のスイッチフィードスルー電荷のばらつきに起因する縦筋状の輝度むらが発生し、画質を著しく低下させてしまう。 - 特許庁

A timing control circuit 311 and a switch 315 apply the light emitting voltage Vb output from the buffer 314 to the light emitting element 12 with time density according to grayscale designated by the light emitting element 12.例文帳に追加

タイミング制御回路３１１およびスイッチ３１５は、バッファ３１４から出力された発光電圧Ｖbを、発光素子１２に指定された階調に応じた時間密度で当該発光素子１２に印加する。 - 特許庁

The control signal EDC1 outputs a sense amplifier activating signal LE through a timing adjusting circuit 3 and an output buffer circuit 4, while the signal is outputted to a column switch signal circuit section CS1.例文帳に追加

制御信号ＥＤＣ１はタイミング調整回路３、出力バッファ回路４を介してセンスアンプ活性化信号ＬＥを出力すると共に、コラムスイッチ信号回路部ＣＳ１に出力される。 - 特許庁

When the timer interruption is inputted, the microprocessor 1 starts a corresponding device 4 according to the on/off states of the switches S1 to Sn as the contents of the switch state storage buffer 6 at the moment of time.例文帳に追加

マイクロプロセッサ１は、タイマ割り込みが入力されると、その時点におけるスイッチ状態記憶バッファ６の内容であるスイッチＳ１〜Ｓｎのオン／オフ状態に従って、対応するデバイス４を起動する。 - 特許庁

The switch 27 is operated as a simple buffer, when a change-over control signal is at 'L' level and outputs the frequency division result of a variable frequency divider 70 to the pre-scaler 5 as is as the change-over signal.例文帳に追加

極性切替器２７は、切換制御信号が「Ｌ」レベルの場合には、単なるバッファとして動作して、可変分周器７０の分周結果をそのまま切替信号としてプリスケーラ５に出力する。 - 特許庁

The input image signal stored in a frame buffer 10 and the interpolated image signal stored in the frame buffer 11 are alternately read for a one-frame time of the input image signal and outputted to an image output terminal 13 via a switch 12 as a progressive scanning image signal having 60 frames per second.例文帳に追加

入力画像信号の１フレーム時間で、フレームバッファ１０に保持されている入力画像信号と、フレームバッファ１１に保持されている補間画像信号が交互に読み出され、スイッチ１２を介して画像出力端子１３に毎秒６０フレームの順次走査画像信号として出力される。 - 特許庁

The liquid crystal display device includes a vertical driver 305 which has an output buffer 305A driving pixel cells 330 in a plurality of rows at the same time and a horizontal driver 306 having a selection switch 306A transmitting a video signal selectively in time series to the pixel cells 330 in the plurality of rows driven at the same time by the output buffer 305A.例文帳に追加

複数行の画素セル３３０を同時に駆動する出力バッファ３０５Ａを具備した垂直駆動部３０５と、出力バッファ３０５Ａで同時に駆動される複数行の画素セル３３０に時系列で選択的に映像信号を伝達する選択スイッチ３０６Ａを具備した水平駆動部３０６を備える。 - 特許庁

Since an input switching means 104 and an output switching means 105 are provided to switch the buffer memory 101 and the processor bus 103 for an input source and an output destination, the sampling rate conversion is realized in any optional direction in the case of write to and read from the buffer memory.例文帳に追加

サンプリング率変換器１０２の入力元や出力先として、バッファメモリ１０１とプロセッサバス１０３とを切り替える、入力切替手段１０４及び出力切替手段１０５を設けたので、バッファメモリに書き込む際でも、バッファメモリから読み出す際でもどちらの方向でも任意の方向でサンプリング率変換が可能になる。 - 特許庁

In each channel, the input signal is terminated in a terminating circuit 108 while it is simultaneously fed to a digital path (a comparator 104, a Schmitt trigger 110, a delay selection circuit 112, and a digital output driver 114) and to an analog path (an analog buffer 106, a switch 116, a bus 120, and an analog output buffer 130).例文帳に追加

各チャネルで、入力信号は、終端回路１０８で終端されると共に、デジタル経路（比較器１０４、シュミット・トリガ１１０、遅延選択回路１１２及びデジタル出力ドライバ１１４）及びアナログ経路（アナログ・バッファ１０６、スイッチ１１６、バス１２０、アナログ出力バッファ１３０）に同時に供給される。 - 特許庁

To perform redundant switching without instantaneous outage of data communication in an ATM exchanging device to perform scheduling control of cell outputs which mutually differ from each output queue regarding switching of a redundant system switch without instantaneous outage and switching of redundant cell buffer without instantaneous outage in the ATM exchanging device of output buffer type.例文帳に追加

出力バッファ型のＡＴＭ交換装置における無瞬断冗長系スイッチ切替え及び無瞬断冗長セルバッファ切替えに関し、各出力キューで各々異なるセル出力のスケジューリング制御を行うＡＴＭ交換装置において、データ通信の瞬断無しに冗長切替えを行う。 - 特許庁

The moving video encoding/transmission controller is provided with a section 31 for monitoring a bit rate being output from a transmission buffer memory 22, and a switch for limiting data being output from the transmission buffer memory 22 when the output bit rate exceeds a predetermined value under monitoring of the transmission bit rate monitoring section 31 so that the output bit rate can be lowered and VBV buffer underflow can be avoided.例文帳に追加

送信バッファメモリ２２から出力される出力ビットレートを監視する伝送ビットレート監視部３１と、伝送ビットレート監視部３１の監視により前記出力ビットレートが一定の値を超える場合に送信バッファメモリ２２から出力されるデータを制限させるスイッチとを備えることにより、出力ビットレートを下げることができ、結果としてＶＢＶバッファアンダーフローを回避することができる。 - 特許庁

This drive apparatus or operation method allows the energy buffer (14), especially the primary asynchronous machine (24), to be directly and electrically connected with at least one synchronous motor (12) via a switch device (18).例文帳に追加

この駆動装置もしくは運転方法において、エネルギーバッファ（１４）、特にそれの第１の非同期機（２４）が、切換装置（１８）を介して電気的に直接に少なくとも１つの同期電動機（１２）に接続可能である。 - 特許庁

In address management of a common buffer shaped switch, plural output order chains which have a writing address register 20 and a reading address register 30 are allocated for every flow such as an output line or a quality class.例文帳に追加

共通バッファ形スイッチのアドレス管理において、出力回線や品質クラス等のフロー毎に、書き込みアドレスレジスタ２０および読み出しアドレスレジスタ３０を有する出力順序チェーンを複数割当てる。 - 特許庁

In the case of resending, a switch 604 is changed over, and transmission data stored in a buffer 603 in the first transmission are inputted to a multi-value modulation part 605 after converting a bit stream in a bit stream conversion part 606.例文帳に追加

再送時には、スイッチ６０４が切り替わり、初回送信時にバッファ６０３に格納された送信データは、ビット列変換部６０６でビット列の変換をされた後、多値変調部６０５に入力される。 - 特許庁

When the CRC data contain the errors by the influence of noise or the like, a data transfer control part 9 outputs a control signal to an I/O buffer switching part 8 to switch I/O buffers 12 and 13 to a Schmidt input.例文帳に追加

ノイズなどの影響によりＣＲＣデータに誤りがある場合、データ転送制御部９がＩ／Ｏバッファ切り替え部８に制御信号を出力し、Ｉ／Ｏバッファ１２，１３をシュミット入力に切り換える。 - 特許庁

A microprocessor 1 stores on/off states of switches S1 to Sn in a switch state storage buffer 6 whenever an interruption signal is inputted from an OR circuit 3 and starts a timer 5 when the switches S1 to Sn are released.例文帳に追加

マイクロプロセッサ１は、ＯＲ回路３から割り込み信号が入力される度に、スイッチＳ１〜Ｓｎのオン／オフ状態を、スイッチ状態記憶バッファ６に記憶し、スイッチＳ１〜Ｓｎが離されると、タイマ５をスタートさせる。 - 特許庁

Besides, in interrupting processing, which can not be masked, the CPU checks a prize ball count switch during a detection maintaining period, and in the case of ON, the contents of the total prize ball number storage buffer or value of the excessive dispensation number storage counter is updated.例文帳に追加

また、マスク不能割込処理において、ＣＰＵは、検出維持期間、賞球カウントスイッチをチェックして、オンしたら総賞球数格納バッファの内容あるいは過剰払出数記憶カウンタの値を更新する。 - 特許庁

To shorten a period when segment data stays in a buffer that absorbs fluctuation in delay amount of the segment data passing a switch, when a frame is divided into a plurality of segment data and each segment data is switched by a plurality of switches.例文帳に追加

フレームを複数のセグメントデータへ分割し、各セグメントデータを複数のスイッチによりスイッチングするとき、スイッチを通過するセグメントデータの遅延量の変動を吸収するバッファに、セグメントデータが滞在する期間を低減する。 - 特許庁

For DMA buffer allocation, an area allocated to the real address area is offset to the mirror address area to switch the cacheable area to the uncacheable area, and vice versa.例文帳に追加

ＤＭＡバッファを割り当てる場合には、実アドレス領域に割り当てられた領域を、ミラーアドレス領域へとオフセットすることで、キャッシャブル領域からアンキャッシャブル領域へと切り替えられ、また、逆の切り替えも行うことができる。 - 特許庁