「buffer switch」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The optical switch for switching a plurality of input signals to a plurality of output positions, is characterized in that a lamination body in which the same number of nonlinear optical layers and buffer layers as that of the input parts are laminated crosses the optical path between the input parts and the output parts.例文帳に追加

複数の入力信号を複数の出力位置へスイッチングさせる光スイッチにおいて、入力部と出力部の間に、非線形光学層と緩衝層を入力部数と同数積層させた積層体が光路に交差していることを特徴とする光スイッチ。 - 特許庁

A decimal pixel precision motion prediction and compensation unit 77 performs motion prediction and compensation processing in decimal pixel units of the inter-template prediction mode based upon the image, read out of the screen rearrangement buffer 62, to be inter-encoded and the reference image supplied from the frame memory 72 through the switch 73.例文帳に追加

小数画素精度動き予測・補償部７７は、画面並べ替えバッファ６２から読み出されたインター符号化が行われる画像と、スイッチ７３を介してフレームメモリ７２から供給される参照画像に基づいて、インターテンプレート予測モードの小数画素単位の動き予測と補償処理を行う。 - 特許庁

To prevent an erroneous roll call caused by a voltage change with switching, in a gate driving device for a switch element that does not include an inverse bias power source of a gate voltage but includes a buffer transistor for amplifying a gate current and includes a voltage-driven gate terminal for switching turn-on/turn-off gate resistance.例文帳に追加

ゲート電圧の逆バイアス電源を持たず、ゲート電流を増幅するバッファトランジスタを持ち、およびターンオン・ターンオフ時のゲート抵抗を切り替える電圧駆動型のゲート端子を持つスイッチ素子のゲート駆動装置において、スイッチングに伴う電圧変化による誤点呼を防止できるようにする。 - 特許庁

To provide a display device allowing a user to select and switch thumbnail images by simple operation, and displaying image data quickly without annoying the user even when there is a restriction on capacity of a memory used as a back buffer for the image data.例文帳に追加

サムネイル画像の選択と切り替えを簡単な操作で実行でき、画像データのバックバッファとして使用するメモリの容量に制限があってもサムネイル画像の選択や切り替え、及び画像データの表示を、ユーザが煩わしさを感じることなく迅速に実行できるようにする。 - 特許庁

A method for switching the packet comprises: a step of receiving the change to the memory mechanism 14 in a buffer 20 of the switch 10; and a step of designating the change to the memory mechanism 14 when the memory mechanism 14 receives a realization signal while the memory mechanism 14 consecutively operates the packet.例文帳に追加

パケットを切り換える方法は、スイッチ１０のバッファ２０にて、メモリメカニズム１４に対する変更を受信する工程を具え、次に、メモリメカニズム１４が連続してパケットに作動している間、メモリメカニズム１４が実現信号を受信したとき、メモリメカニズム１４に変更を指示する工程がある。 - 特許庁

While a reset signal RST1 is asserted, tristate buffer circuits TB1 to TB3 of respective bus drivers D1 to D3 are set in a high impedance state, and a bus B1 is driven to an electric potential of an L level by a switch element SW1 controlled by the reset signal RST1.例文帳に追加

リセット信号ＲＳＴ１のアサート中、各バスドライバＤ１、Ｄ２、Ｄ３のトライステートバッファ回路ＴＢ１、ＴＢ２、ＴＢ３を高インピーダンス状態とし、バスＢ１はリセット信号ＲＳＴ１によって制御されるスイッチ素子ＳＷ１より電位はＬレベルにドライブされる。 - 特許庁

Input side buffers 3, 4 perform a time-base adjustment of forward scanning or backward scanning to a video signal, and it is selected by a switch circuit 2 according to a buffer selection signal from a timing generation circuit 1 to which of the input side buffers 3, 4 the video signal is to be inputted.例文帳に追加

入力側ラインバッファ３，４は映像信号に対して順走査、逆走査の時間軸調整を行い、映像信号が入力側ラインバッファ３，４のどちらに入力されるかはタイミング生成回路１からのバッファ選択信号によってスイッチ回路２で選択される。 - 特許庁

This system is provided with a trace buffer 20, a queue 30 and a resource check section 40, and detects a usage error of dynamic management of memory often used in the resource check section 40 when finishing interruption processing and the starting of task switch processing until execution of only self-task/self-interruption processing, and block the influence to other tasks.例文帳に追加

トレースバッファ２０、キュー３０および資源チェック部４０を備え、割り込み処理を抜けるときと、タスク切替処理の最初に資源チェック部４０にてよく使用されるメモリの動的管理の使用誤りを、自タスク・自割り込み処理だけの実行までで検出し、他タスクへの影響を阻止する。 - 特許庁

The VCO circuit 100 is equipped with: a bias circuit 101 composed of a buffer circuit B11, a P-type MOS transistor Q11, and a capacitor C11; an amplifier A11; and a resonant circuit 102 composed of an inductor L11, a variable capacitor C12, a capacitor C13 with a switch, C14, etc.例文帳に追加

上記課題を解決するために、ＶＣＯ回路１００に、バッファ回路Ｂ１１、Ｐ型ＭＯＳトランジスタＱ１１及びキャパシタＣ１１からなるバイアス回路１０１と、アンプＡ１１と、インダクタＬ１１、可変キャパシタＣ１２、及びスイッチ付きキャパシタＣ１３、Ｃ１４、・・・からなる共振回路１０２と、を備える。 - 特許庁

When the play back button 35 of the remote controller 3 is pressed, the part 24 reads the encoded stream retained in the disk H1 to transfer it to a buffer memory M3 and restores it to the original analog signals of the video and sound to switch the video of the television receiver from broadcasting to playing back.例文帳に追加

リモコン３の再生ボタン３５が押されると、再生処理部２４がハードディスクＨ１に保存した符号化ストリームを読み出してバッファメモリＭ３に転送し、元の映像と音声のアナログ信号に復元しテレビ受像機１の映像が放送からプレイバックに切替わる。 - 特許庁

When 0.5 seconds passes after the shutter switch 20 has been pressed, an image data preparation part 30 prepares as single image data a representative frame stored in the ring buffer 15 and five frames before and after the representative frame has been picked up and attaches the representative frame identification information to the image data.例文帳に追加

シャッタースイッチ２０押下時から０．５秒経過したとき、画像データ作成部３０は、リングバッファ１５に格納された、代表フレームと、代表フレーム撮像時前後のフレーム５枚ずつとを１つの画像データとして作成すると共に、代表フレーム識別情報を付属させる。 - 特許庁

In the multi-output crystal oscillator comprising one crystal unit 10 and one oscillation circuit 1, a plurality of frequency division circuits 2 are connected in series with the output of the oscillation circuit 1, a switch 4 and a buffer 3 are provided, respectively, in the branched outputs of the oscillation circuit 1 and each frequency divider, and a frequency selected by the switch 4 is output as the oscillator output.例文帳に追加

１つの水晶振動子１０及び発振回路１を備えた水晶発振器において、発振回路１の出力に複数の分周回路２を直列に接続し、発振回路１及び各分周器の分岐された出力にそれぞれスイッチ４とバッファ３を設け、スイッチ４によって選択された周波数を発振器出力として出力する多出力水晶発振器としている。 - 特許庁

The semiconductor device comprises: a plurality of output wirings 10 for supplying an output signal amplified by a plurality of output buffer circuits 8 to a plurality of corresponding terminals 3 for the output signal through a plurality of switch circuits 9; and a plurality of test wirings 12 for commonly and electrically connecting a plurality of terminals 3 for output signal arranged adjacently to each other through a plurality of switch circuits 11.例文帳に追加

複数の出力バッファ回路８により増幅された出力信号を対応する複数の出力信号用端子３に複数のスイッチ回路９を介して供給するための複数の出力用配線１０と、互いに隣接して配置された複数の出力信号用端子３間の各々を複数のスイッチ回路１１を介して電気的に共通接続する複数のテスト用配線１２とを有している。 - 特許庁

By an instruction from a reproduction/stop switch BL1, a data input part BL2 inputs moving image data distributed as a stream by combining a plurality of sorts of moving image data, respectively expressing a plurality of moving images photographed from a plurality of different viewpoints to one data and successively writes the input moving image data in a reproducing buffer BL3.例文帳に追加

再生／停止スイッチＢＬ１による指示により、データ入力部ＢＬ２は、複数の異なる視点から撮影した複数種類の動画像をそれぞれ表す複数種類の動画像データが１つに結合されていてストリーム配信される動画像データを入力して、再生バッファＢＬ３に順次書き込む。 - 特許庁

A cell buffer 24 once stores an ATM cell received by a physical layer interface 12 independently of whether the ATM cell is an ATM cell outputted from a switch interface 22 or an ATM cell addressed to a host CPU 26 and the ATM cell addressed to the host CPU 26 is stored in a temporary RAM 18 in timing managed by a scheduler 16.例文帳に追加

物理層インターフェース１２に入力されたＡＴＭセルを、スイッチインターフェース２２から出力するＡＴＭセルであるかホストＣＰＵ２６宛のＡＴＭセルであるかにかかわらずセルバッファ２４に一旦蓄積し、スケジューラ１６により管理されたタイミングでホストＣＰＵ宛のＡＴＭセルをテンポラリＲＡＭ１８に格納する。 - 特許庁

In the bias circuit built-in switch IC 10, a gate control signal of FETs 2, 4 connected in parallel with FETs 1, 3 in series connection between a signal input terminal IN and a couple of output terminals OUT1, OUT2 is supplied from a control signal input section 40 via a buffer section 30 consisting of two couples of FETs 5-8.例文帳に追加

信号入力端ＩＮと１対の出力端ＯＵＴ１、ＯＵＴ２間に直列接続されたＦＥＴ１、ＦＥＴ３と並列接続されたＦＥＴ２、ＦＥＴ４のゲート制御信号を２対のＦＥＴ５〜ＦＥＴ８より成るバッファ部３０を介してコントロール信号入力部４０から供給する。 - 特許庁

The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.例文帳に追加

また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁

Memories 34a to 34c which stores RGB data supplied in parallel from an image source (22) by respective color components, a multiplexer 36 which reads the RGB data stored in the memories out in series and supplies them to the liquid crystal element, a mode changeover switch 38, a D/A converter 39, and a buffer 40 are integrated in the same integrated circuit.例文帳に追加

画像ソース(22)からパラレルに与えられるＲＧＢデータを各色成分毎に記憶するメモリ34ａ〜34ｃと、これらメモリに記憶したＲＧＢデータをシリアルに読出して液晶表示素子に供給するマルチプレクサ36、モード切換スイッチ38、Ｄ／Ａ変換器39及びバッファアンプ40とを同一集積回路内に具備する。 - 特許庁

A switching means 301 to switch each signal of each detection amplifier 81 connected to each sected sensor 1-4 by interlocking with the main scanning position of exciting light L3, an addition means 302 to add a signal which passes the switching means 301, and the readout control circuit 300 having a buffer amplifier 303 are provided.例文帳に追加

分割された各センサ１〜４と各別に接続された検出アンプ８１の各信号を励起光L3の主走査位置に連動して切り替える切替手段３０１、切替手段３０１を通過した信号を加算する加算手段３０２、およびバッファアンプ３０３を有する読出制御回路３００を設ける。 - 特許庁

The sample-hold circuit 20 includes: a switch element 21 for sampling an input signal Vin; the capacitive element 22 for holding the sampled input signal with a charging voltage of Vc=Vin-Vce; and a buffer amplifier 23 for applying impedance conversion to the input signal Vin=Vc+Vce held in the capacitive element 22 and providing an output.例文帳に追加

サンプル・ホールド回路２０は、入力信号Ｖｉｎをサンプリングするスイッチ素子２１と、サンプリングされた入力信号ＶｉｎをＶｃ＝Ｖｉｎ−Ｖｃｅの充電電圧でホールドするコンデンサ素子２２と、コンデンサ素子２２にホールドされた入力信号Ｖｉｎ＝Ｖｃ＋Ｖｃｅをインピーダンス変換して出力するバッファアンプ２３とを有している。 - 特許庁

In the oscillation circuit module, an external power terminal VB2 to which a base bias circuit (R11, R12, R13) connected to a base of a buffer transistor Q12 of a first voltage-controlled oscillator VCO 1 is connected via a switch SW1 is different from an external power terminal VB1 to which a collector of the transistor Q12 is connected.例文帳に追加

第１の電圧制御発振回路ＶＣＯ１のバッファ用トランジスタＱ１２のベースに接続したベースバイアス回路（Ｒ１１，Ｒ１２，Ｒ１３）がスイッチＳＷ１を介して接続される外部電源端子ＶＢ２と、トランジスタＱ１２のコレクタが接続される外部電源端子ＶＢ１とを異ならせる。 - 特許庁

When a release switch 12 is depressed from a power turned-off state, a program about a basic operation is read from a ROM 7 and developed in the program storage memory 6A of a buffer memory 6 to start a high-speed start snapshot mode, and a zoom lens 18 performs zoom driving (to wide side) and focus driving (to pan focus side) to make a photographic preparation.例文帳に追加

電源ＯＦＦ状態からレリーズスイッチ１２が押下されると、ＲＯＭ７から基本動作に関わるプログラムが読み出され、バッファメモリ６のプログラム格納メモリ６Ａに展開され高速起動速射モードに入り、ズームレンズ１８はズーム駆動（ワイド側へ）、フォーカス駆動（パンフォーカス側へ）が行われ撮影準備をする。 - 特許庁

When the speech section deciding part 110 recognizes speech in the power spectrum, the switch S1 is changed over to the side B of the fixed terminal, a matching part 109 recognizes each word of the speech according to recognition vocabulary of a recognition vocabulary dictionary 108 and acoustic models of the acoustic model buffer 107 to the speech of the power spectrum.例文帳に追加

音声区間判定部１１０でパワースペクトルに音声の認識時に、スイッチＳ１を固定端子Ｂ側に切り替え、マッチング部１０９でパワースペクトルの音声に対して認識語彙辞書１０８の認識語彙と音響モデルバッファ１０７の音響モデルにしたがって音声の各単語を認識する。 - 特許庁

The operation of the switch B3 is inverted from the operations of the switches A2, C4, and the output buffer circuit generates two kinds of control signals comprising a noninverting signal "A" obtained from an output from a modulation circuit and an inverting signal "B" resulting from inverting the output from the modulation circuit by an inverting circuit 10 as signals for controlling the inverted operation.例文帳に追加

スイッチＡ２とスイッチＣ４に対してスイッチＢ３は反転した動作を行い、この反転した動作を制御するための信号として、変調回路からの出力に対して正信号「Ａ」と、変調回路からの出力を反転回路１０で反転させた反転信号「Ｂ」の２種類の制御信号を生成する。 - 特許庁

An output side of an asynchronous transfer mode ATM switch section 20 of a high speed router discriminates packets being output objects in the unit of virtual channel VC, a control packet is stored in a priority buffer 21a so as to give priority to a control path through which the control packet passes according to the discrimination result and outputted with priority thereby reserving a communication band of the control path.例文帳に追加

高速ルータのＡＴＭスイッチ部２０の出力側で、その出力対象となるパケットをＶＣ単位で判別し、その判別結果に従って、制御用パケットが通る制御パスを優先するように、その制御用パケットを優先バッファ２１ａに格納して優先的に出力することにより、上記制御パスの通信帯域を確保する。 - 特許庁

On the other hand, a hook switch 32 outputs an on hook detection signal to a control circuit 26 when it detects on hook, and a control circuit 26 generates a clear signal and outputs it to the sending circuit 22 when it receives the on hook detection signal, and sending buffer circuit 22 erases the accumulated voice data of impact noise when it receives the clear signal.例文帳に追加

一方、フックスイッチ32ではオンフックを検出したときオンフック検出信号を制御回路26に出力し、制御回路26ではオンフック検出信号を受信するとクリア信号を生成して送信バッファ回路22に出力し、送信バッファ回路22ではクリア信号を受信すると蓄積している衝撃音の音声データを消去する。 - 特許庁

In this slide switch in which a moving unit 24 with a lever 22 embedded as a handle for switching is inserted in a case 26 slidable by the lever 22, a leaf spring 30 having the elastic characteristic as a buffer is fitted and fixed to a part at which the moving unit 24 slidable by the operation of the lever 22 is brought into contact with the case 26.例文帳に追加

スイッチ操作の取っ手としてのレバー２２が嵌め込まれた可動子２４がレバー２２の操作によりスライド可能に形成されたケース２６に挿入されたスライドスイッチ２０において、レバー２２の操作によりスライドする可動子２４とケース２６とが接触する部分に緩衝材として弾性特性を有する板バネ３０を取り付け固定する。 - 特許庁

A drawing control unit 100 for deflecting an electron beam to perform drawing on a desired position of a sample surface makes graphic data include specified information on a least deflection address unit (LSB) and retrieves LSB every time it calls the graphic data within a pattern from a buffer memory, thereby allowing the changeover of LSB by a gain switch 7 of an analog control unit 6.例文帳に追加

電子ビームを偏向して試料面の所望の位置へ描画する描画制御部１００は、描画パターンの図形データに最小偏向アドレス単位（ＬＳＢ）の指定情報を持たせ、パターン内の図形データをバッファメモリ１から呼び出す度にＬＳＢを取り出し、アナログ制御部６のゲイン切替７によってＬＳＢ切替を可能にしている。 - 特許庁

An error detection section 110 applies error detection (cyclic redundancy check) to an output signal from the error correction decoding section 109, outputs the NACK signal when detecting an error, deletes the signal stored in the buffer 108 when detecting no error, closes a switch 111 and outputs an ACK signal.例文帳に追加

誤り検出部１１０は、誤り訂正復号部１０９の出力信号に対して誤り検出（ＣＲＣ判定）を行い、誤りが検出された場合にＮＡＣＫ信号を出力し、誤りが検出されなかった場合にバッファ１０８に保存されている信号を消去し、スイッチ１１１を接続し、ＡＣＫ信号を出力する。 - 特許庁

The respective average rates of plural synchronous/variable length/variable transmission rate data I1-In are measured in rate measurement parts 1-1-1-n, respective measured average rates and respective transmission rate declared values R1-Rn are compared, and the storage of the data whose measured average rate exceeds the transmission rate declared value to an input buffer is controlled by an input control switch.例文帳に追加

複数の非同期・可変長・可変伝送レートデータＩ１〜Ｉｎの各々の平均レートをレート計測部１−１〜１−ｎで計測し、計測された平均レートの各々と伝送レート申告値Ｒ１〜Ｒｎの各々とを比較し、計測された平均レートが伝送レート申告値より越えたデータが入力バッファに蓄積するのを入力規制スイッチで規制する。 - 特許庁

When the test signal 38 is input in the DQM switch circuit 27, a mask/disable signal (MASK0 or MASK1) input to any one of two mask/ disable terminal (DQML, DQMU) is output to a write amplifier/sense buffer 15 as the mask/disable signal input from both terminals of DQML and DQMU.例文帳に追加

ＤＱＭ切り替え回路２７において、そのテスト信号３８が入力されると、２つのマスク／ディセーブル端子（ＤＱＭＬ、ＤＱＭＵ）のいずれか１つに入力されるマスク／ディセーブル信号（ＭＡＳＫ０またはＭＡＳＫ１）を、ＤＱＭＬおよびＤＱＭＵの両端子から入力されたマスク／ディセーブル信号としてライトアンプ／センスバッファ１５に出力する。 - 特許庁

The information processing system includes a means for monitoring a retire counter 10 of an instruction buffer 3 to detect that the retire counter 10 exceeds a predetermined threshold 11; a means for changing an operation mode from a normal mode to a stable mode when the retire counter 10 exceeds the predetermined threshold 11; and a means for returning the operation mode to the normal mode when a context switch 7 newly occurs after changing into the stable mode.例文帳に追加

命令バッファ３のリタイヤカウンタ１０を監視し、リタイヤカウンタ１０が所定のしきい値１１を超えたことを検知する手段、リタイヤカウンタ１０が所定のしきい値１１を超えた時には動作モードを通常モードから安定モードに変更する手段、安定モードに変更後に新規にコンテキストスイッチ７が発生した時に動作モードを通常モードに戻す手段を具備する。 - 特許庁

An output exchange switch SW for sensor selection is provided between a buffer BFO in the final stage connected with one output terminal Mout and each transmission path of the buffers BF-A-BF-C, and one of each sensor is selected under the control of a sensor selection control circuit SSC, and the output data are obtained at the output terminal Mout.例文帳に追加

一つの出力端子Ｍｏｕｔに繋がる最終段のバッファＢＦＯと上記バッファＢＦ−Ａ〜−Ｃの各伝達経路との間に上記センサ選択の出力切換えスイッチＳＷが設けられ、センサ選択制御回路ＳＳＣの制御により各センサのうちの一つを選択し、その出力データが出力端子Ｍｏｕｔで得られるようになっている。 - 特許庁

The output buffer 3 is formed by using a P channel transistor 1 as a transistor which inputs an input signal at its gate electrode and the source potential of an N channel transistor forming a NAND gate 8 as a precedent-stage driver is switched by a switch circuit 11 to make the level of the signal inputted to the gate electrode of the P channel transistor lower in a test than in normal use.例文帳に追加

出力バッファ３を、入力信号がそのゲート電極に入力されるトランジスタにＰチャネルトランジスタ１を用いて形成し、前段ドライバとしてのＮＡＮＤゲート８を形成しているＮチャネルトランジスタのソース電位を、スイッチ回路１１で切り替えることにより、上記Ｐチャネルトランジスタのゲート電極に入力される信号のレベルを、テスト時には通常使用時よりも低いレベルとするようにしたものである。 - 特許庁

The keyboard structure includes a thin-film circuit board having a plurality of switches, at least one key cap having a plurality of contact parts corresponding to each of the switches of the thin-film circuit board, and a bottom plate having a plurality of holes corresponding to each switch and each contact part and to be formed a buffer part along the holes up to a bent part of the bottom plate.例文帳に追加

本発明のキーボード構造は、複数のスイッチを有する薄膜回路基板と、各々の接触部が前記薄膜回路基板のそれぞれの前記スイッチに対応している複数の前記接触部を有する少なくとも一つのキーキャップと、複数の孔を有し、各々の前記孔が前記スイッチ及び前記接触部ごとに対応しており、前記孔に沿って前記底板の曲がり目まで緩衝部が形成する底板とを備えている。 - 特許庁

When the power circuit of the controller 11 is turned on, an analog switch of the controller 10 is switched to select a standby buffer and control data stored in the nonvolatile memory are read out, sent to the controller 11 through the backup connector 16, signal cable 13, and 2nd connector 25, and written to the nonvolatile memory.例文帳に追加

このように構成すると、コントローラ１０が故障した場合、このコントローラ１０のコネクタ１６とバックアップ用コントローラ１１のコネクタ２５を信号ケーブル１３を介して接続することにより、バックアップ回路により不揮発性メモリ４のデータを不揮発性メモリ２０へ移して保存することができ、故障したコントローラ１０を新たなコントローラ１０と交換した後、この新設のコントローラ１０に対してバックアップ用コントローラ１１から保存したデータを書き込むことができる。 - 特許庁