「cell block」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A solar cell array includes a foundation block having anchor bolts capable of being lifted and lowered in a vertical direction, and solar cell modules are fixed by extending anchor bolts during ground subsidence.例文帳に追加

本実施形態の太陽電池アレイは、上下方向に昇降可能なアンカーボルトを有する基礎ブロックを備え、地盤沈下時にはこのアンカーボルトを伸ばして太陽電池モジュールを固定する。 - 特許庁

When no spare cell exists within the distance range satisfying the timing restrictions, an instance closest to a spare cell or a connection object is detected among used instances of the same kind as spare cells by a used replacement cell instance detection block 24, and both terminals of the detected instance are disconnected by a used replacement instance replacing block 25, and the instance is used instead of a spare cell.例文帳に追加

このタイミング制約を満足する距離範囲内にスペアセルが存在しない場合に、それと同種類の既使用インスタンスの中で、既使用置換セルインスタンス検知ブロック２４でスペアセルまたは接続対象に最も近い箇所に存在するインスタンスを検知し、既使用置換インスタンス置換ブロック２５でその検知したインスタンスの両端子を切り離し、スペアセルの代わりに使用する。 - 特許庁

When driving one of two memory cell blocks 34, the memory cell block 34 of a driving object is made a conducting state by an SG high withstand pressure level shifter 44 and an SG transfer gate 46, and even if a wordline 36 of two memory cell blocks which adjoin mutually is activated by a pair of wordline transfer gates 42, only the memory cell block 34 of the drive object is driven.例文帳に追加

２個のメモリセルブロック３４のうち一方を駆動する場合、駆動対象のメモリセルブロック３４がＳＧ高耐圧レベルシフタ４４及びＳＧトランスファーゲート４６により導通状態とされ、互いに隣り合う２個のメモリセルブロックのワード線３６が一対のワード線トランスファーゲート４２によって活性化されても、駆動対象のメモリセルブロック３４のみが駆動される。 - 特許庁

In a base station transmitter, a cell common sequence number and a phase rotation amount, corresponding to system information, are given to a SYMBGEN block 1, so that the SYMBGEN block 1 generates a training symbol, on the basis of the cell common sequence number and the system information.例文帳に追加

基地局送信機では、セル共通系列番号とシステム情報に応じた位相回転量とがＳＹＭＢＧＥＮブロック１に与えられたことによって、ＳＹＭＢＧＥＮブロック１がセル共通系列番号およびシステム情報を元にトレーニングシンボルを生成する。 - 特許庁

The selection circuit 5 is provided with a first switch for switching between connection and nonconnection of a first bit line pair connected to a memory cell column belonging to the block 7a of the array part 7 to a second bit line pair connected to a memory cell column belonging to a block 7b.例文帳に追加

そして、選択回路５において、アレイ部７のブロック７ａに属するメモリセル列に接続された第１のビット線対を、ブロック７ｂに属するメモリセル列に接続された第２のビット線対に接続するか否かを切り換える第１のスイッチを設ける。 - 特許庁

The charging voltage equalization circuit is connected to a plurality of blocks that constitute the battery pack, and constituted of the cell equalization circuit that equalizes the individual cell voltages in the blocks, and a block equalization circuit that equalizes block voltages of the blocks.例文帳に追加

本発明の充電電圧均等化回路は、組電池を構成する複数のブロックごとに接続され、ブロック内の個々のセル電圧を均等化するセル均等化回路と、各ブロックのブロック電圧を均等化するブロック均等化回路とから構成されている。 - 特許庁

A first state signal is outputted to the input/output terminal during a term in which erasing voltage is supplied to the nonvolatile memory cell existing in the selected block of 1 and erasing of data stored in the nonvolatile memory cell existing in the selected block of 1 is completed.例文帳に追加

選択された１のブロックにある不揮発性メモリセルに消去電圧を供給し、選択された１のブロックにある不揮発性メモリセルに格納されたデータの消去が完了するまでの期間、入出力端子に第１状態信号が出力される。 - 特許庁

Similarly, second and third switches are provided for switching between connection and nonconnection of the first bit line pair to a third bit line pair connected to a memory cell column belonging to a block 7c and a fourth bit line pair connected to a memory cell column belonging to a block 7d.例文帳に追加

同様に、第１のビット線対を、ブロック７ｃに属するメモリセル列に接続された第３のビット線対、及びブロック７ｄに属するメモリセル列に接続された第４のビット線対に夫々接続するか否かを切り換える第２及び第３のスイッチを設ける。 - 特許庁

The phase change memory device is provided with a memory cell block, a plurality of global bit lines, and bit line selection circuits connecting alternately a plurality of local bit lines to corresponding global bit lines out of the plurality of global bit lines at the upper end and the lower end of the memory cell block.例文帳に追加

相変化メモリ装置は、メモリセルブロック、複数本のグローバルビットライン、及びメモリセルブロックの上端及び下端で複数本のローカルビットラインを複数本のグローバルビットラインのうち対応するグローバルビットラインに交互に連結させるビットライン選択回路を備える。 - 特許庁

A control circuit performs erasing operation on a selected cell unit in a selected memory block for discharging electric charge accumulated in a first memory transistor, and is not allowed to perform erasing operation on an unselected cell unit in the selected memory block.例文帳に追加

制御回路は、選択メモリブロック内の選択セルユニットに対して第１メモリトランジスタに蓄積された電荷を放出する消去動作を実行する一方、選択メモリブロック内の非選択セルユニットに対して消去動作を禁止するように構成されている。 - 特許庁

The unit cells are arranged like a matrix to form a functional circuit block 20, thereby forming the auxiliary power wiring area at a pitch of the basic cell width BCW to penetrate the functional circuit block 20 in Y direction.例文帳に追加

ユニットセルをマトリクス状に配置して機能回路ブロック２０を構成すると、機能回路ブロック２０をＹ方向に貫いて、補助電源配線用領域が、基本セル幅ＢＣＷのピッチで形成される。 - 特許庁

A cell equalizing circuit 12 equalizes battery cells Bi1-Bi4 within a block by operating a discharging circuit 11, based on the magnitude correlation among voltages of the battery cells Bi1-Bi4 within the block.例文帳に追加

セル均等化回路１２では、ブロック内の電池セルＢｉ１〜Ｂｉ４の電圧の大小関係に基づき放電回路１１を操作することで、ブロック内の電池セルＢｉ１〜Ｂｉ４を均等化する。 - 特許庁

When the sub-block erase is not been completed, an over-program verify read (S6) is carried out to decide whether the Fail resulting from the sub-block erase verify is caused by the unerased state or the existence of an over program cell.例文帳に追加

サブブロック消去が未完了であれば、オーバープログラムベリファイリード（Ｓ６）を行い、サブブロック消去ベリファイ結果がＦａｉｌになった原因が、未消去かオーバープログラムセルの存在かを判定する。 - 特許庁

When data is read from the memory cell M02 of a top array block to a bit line BL2, switch elements S1 and S101 are closed to store the data in the bit line BL102 of a bottom array block in the form of charges.例文帳に追加

トップアレイブロックのメモリセルＭ０２からビット線ＢＬ２にデータを読み出すとき、スイッチ素子Ｓ１とＳ１０１を閉じて、そのデータをボトムアレイブロックのビット線ＢＬ１０２に電荷の形で蓄えさせる。 - 特許庁

The control circuit can control refresh-operation independently respectively for a plurality of memory blocks, and controls so that one side of memory cell block and the other side memory block perform refresh-operation with different timing.例文帳に追加

制御回路は、複数のメモリブロックに対してそれぞれ独立にリフレッシュ動作を制御することができ、一のメモリセルブロックと他の一のメモリセルブロックとを異なるタイミングでリフレッシュ動作するように制御する。 - 特許庁

Inspection fluid such as nitrogen gas is supplied to a manifold within a fuel cell from an inspection fluid supply path installed in the lower block or the upper block, and a leak test is conducted.例文帳に追加

その後、下部ブロックあるいは上部ブロックに設けられた検査流体供給通路から、燃料電池内のマニホールドに窒素ガス等の検査流体を供給して、燃料電池の漏洩試験を行う。 - 特許庁

To provide a nonvolatile semiconductor memory in which suppressing dispersion of thresholds of memory cell transistors in an erasure block can be easily controlled.例文帳に追加

消去ブロック内のメモリセルトランジスタのしきい値のばらつきを抑える制御が容易な不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device for preventing deterioration of capacitor characteristics at a terminal end of a memory cell block, and to provide a method of manufacturing the same.例文帳に追加

メモリセルブロック終端部でのキャパシタ特性の劣化を防止する半導体記憶装置及びその製造方法を提供する。 - 特許庁

This light emitting device includes a light emitting cell block having a plurality of light emitting cells arranged in an array-like shape and serially connected to one another; and a bridge rectifying circuit including first to fourth diode blocks each having a plurality of diodes serially connected to one another, wherein the first to fourth diode blocks are adjacent to the light emitting cell block and arranged by surrounding the light emitting cell block.例文帳に追加

本発明による発光素子は、アレイ状に配置され且つ直列に連結された複数個の発光セルを有する発光セルブロックと、直列に接続された複数のダイオードをそれぞれ有する第１から第４ダイオードブロックを有するブリッジ整流回路とを備え、前記第１から前記第４ダイオードブロックは前記発光セルブロックに隣接し前記発光セルブロックを取り囲んで配置されている。 - 特許庁

Each block B1, B2, ... has a transistor column 100A for giving a reference potential to a source of a cell selected by a row line.例文帳に追加

各ブロック１Ｂ、Ｂ２、…には行線により選択されたセルのソースへ基準電位を与えるためのトランジスタ列１００Ａを有する。 - 特許庁

The output signal conductors of block-address selector circuits 32b1, 32b2,... are disposed as through wirings 51 passed on the regions of the memory cell array 1.例文帳に追加

ブロックアドレス選択回路３２ｂ１，３２ｂ２，…の出力信号線はメモリセルアレイ１の領域上を通るスルー配線５１として配設される。 - 特許庁

Memory cells are arranged respectively at intersection positions of word lines and the first bit lines 1BL formed in each cell array block B0∼B7.例文帳に追加

各セルアレイブロックＢ０〜Ｂ７内に形成されたワード線ＷＬと第１ビット線１ＢＬとの交点位置に、メモリセルＭＣを配置する。 - 特許庁

Block-address selector circuits 32a1, 32b1, 32a2, 32b2,... transmitting selecting signals to each word-line driver circuit are arranged collectively on the left side of the memory cell array.例文帳に追加

各ワード線ドライバ回路に選択信号を供給するブロックアドレス選択回路３２ａ１，３２ｂ１，３２ａ２，３２ｂ２，…は、メモリセルアレイ１の左側にまとめて配置される。 - 特許庁

The method is provided with a step in which the prescribed voltage level is applied to a first word line connected to a first resistive memory cell block.例文帳に追加

この方法は第１抵抗型メモリセルブロックに接続された第１ワードラインに所定の電圧レベルを印加する段階を備える。 - 特許庁

The device is further provided with a cancel signal generation circuit for canceling the setting of the in-block memory cell group to cancel the replacement.例文帳に追加

ブロック内メモリセルグループ選択信号の設定をキャンセルして前記の置き換えをキャンセルするキャンセル信号発生回路を更に備える。 - 特許庁

The semiconductor memory has a function to divide a page in the memory cell array into a plurality of e segments and to check the presence of fail bits for each segment in block.例文帳に追加

メモリセルアレイ内のページを複数のセグメントに分割し、各セグメント毎にフェイルビットの存否を一括検知する機能を具備する。 - 特許庁

To easily design a system LSI whose power consumption is small in which any useless cell of each block is not present.例文帳に追加

各ブロックの無駄なセルのない消費電力の小さいシステムＬＳＩの設計を容易に行なうことができる設計方法を提供する。 - 特許庁

In this constitution, a defective cell block 8 can be separated and a current detection part is provided in a chip 1.例文帳に追加

この構成の場合、不良セルブロック８を分離することが可能となり、また、電流検出部をチップ１に内蔵した構成となる。 - 特許庁

To provide a nonvolatile semiconductor memory device which raises operation speed of a memory cell block, while suppressing increase of a chip area.例文帳に追加

チップ面積の増大を抑制すると共に、メモリセルブロックの動作速度を向上させる不揮発性半導体記憶装置を提供する。 - 特許庁

To control a defective block for one self in a non-volatile semiconductor memory in which a memory cell being not operable is permitted to exist.例文帳に追加

動作しないメモリセルの存在が許容される不揮発性半導体記憶装置に関し、不良ブロックを自ら管理することにある。 - 特許庁

Thus, a decoder circuit for deciding to select which cell block in an array becomes unnecessary for the sub row decoder and a chip size can be reduced.例文帳に追加

これにより、サブローデコーダには、アレイ内のどのセルブロックを選択するかを決めるデコーダ回路が不要になり、チップサイズを縮小出来る。 - 特許庁

The combined logic circuit includes two types of logic block cells for mutually correcting the influence caused by manufacturing parameters which affect cell transistors.例文帳に追加

組合せロジック回路は、セル・トランジスタに及ぼす製造パラメータの影響を互いに補償する２つのタイプのロジック・ブロック・セルを含む。 - 特許庁

At this time, as all word lines in a selection block are Vread, VDD is transferred to channels of all memory cells in a cell unit.例文帳に追加

この時、選択ブロック内の全ワード線がＶｒｅａｄであるため、セルユニット内の全メモリセルのチャネルにＶＤＤが転送される。 - 特許庁

A temperature control section 11 on the lower side of the flow cell 2, that comprises a thermally conductive simultaneous temperature control block 10 and a Peltier element 8 as a temperature control mechanism contacted to the simultaneous control block that cools or heats the simultaneous temperature control block 10.例文帳に追加

フローセル２の下方には熱伝導性の同時温調ブロック１０と同時温調ブロックに接して同時温調ブロック１０を一定温度に冷却又は加熱する温調機構としてのペルチェ素子８からなる温調部１１が設けられている。 - 特許庁

The analog block is indicated, and for this indication, each node of the analog block is indicated by colors, according to the logical condition, based on the result of logical verification, and at the same time, the analog block or the cell constituting this is indicated (S6) by colors, according to the operation state.例文帳に追加

アナログブロックを表示し、この表示の際には、論理検証の結果に基づき、アナログブロックの各ノードをその論理状態に応じて色別表示すると同時に、アナログブロックまたはこれを構成するセルをその動作状態に応じて色別に表示する（Ｓ６）。 - 特許庁

The polymer electrolyte film for the solid polymer fuel cell, the membrane/electrode assembly and the solid polymer fuel cell contain a polymer block (A) with an aromatic vinyl system compound unit with α-carbon in quaternary carbon, and a flexible polymer block (B) as constituent components and that, the polymer block (A) contains a block copolymer having an ion-conductive group.例文帳に追加

α−炭素が４級炭素である芳香族ビニル系化合物単位を主たる繰返し単位とする重合体ブロック（Ａ）及びフレキシブルな重合体ブロック（Ｂ）を構成成分とし、かつ、重合体ブロック（Ａ）にイオン伝導性基を有するブロック共重合体を含有することを特徴とする固体高分子型燃料電池用高分子電解質膜、並びに膜−電極接合体及び固体高分子型燃料電池。 - 特許庁

The holder block 2 has an opening part 6 on the electrode side from which an electrode terminal 16 of the battery cell 1 is taken out to the outside on one side of the cell slot 4 and an opening part 7 on the insertion side for inserting the battery cells 1 on the other side of the cell slot 4.例文帳に追加

ホルダーブロック２は、セルスロット４の一方に、電池セル１の電極端子１６を外部に表出する電極側の開口部６を設け、セルスロット４の他方に、電池セル１を挿入する挿入側の開口部７を設けている。 - 特許庁

A fuel cell system 100 includes a fuel cell stack 10 having many layered cells, a controller 12 for controlling the output from the fuel cell stack 10, and a voltage calculation device 14 for calculating the overall voltage corresponding to the fuel cell stack 10 and many partial voltages corresponding to each cell block combining one or more cells.例文帳に追加

燃料電池システム１００は、複数のセルを積層した燃料電池スタック１０と、燃料電池スタック１０の出力を制御する制御装置１２と、燃料電池スタック１０に対応する全体電圧と、一以上のセルを組み合わせた各セルブロックに対応する複数の部分電圧とを算出する電圧算出装置１４とを備える。 - 特許庁

When redundant replacement is not performed, a regular row decoder 140.i receives a pre-decode address signal, selects a word line in a correspondent regular memory cell block, when redundant replacement is performed, a redundant row decoder 142.i receives a pre-decode signal, and selects a redundant word line in a redundant memory cell block.例文帳に追加

冗長置換を行なわない場合、正規行デコーダ１４０．ｉは、プリデコードアドレス信号を受けて、対応する正規メモリセルブロック中のワード線を選択し、冗長置換をする場合、冗長行デコーダ１４２．ｉは、プリデコード信号を受けて、冗長メモリセルブロック中の冗長ワード線を選択する。 - 特許庁

While covering an inner surface of a container 1 with granular bone anaplerotic body 2A, a cell containing liquid which contains a desired cell is sprayed over block-like bone anaplerotic body 2B placed within the container 1 to obtain the block-like bone anaplerotic body and the granular bone anaplerotic body.例文帳に追加

容器１内面を顆粒状の骨補填材２Ａで覆った状態で、容器１内に載置されたブロック状の骨補填材２Ｂに所望の細胞を含んだ細胞含有液を散布して、ブロック状の骨補填体と顆粒状の骨補填体を得ることを特徴とする。 - 特許庁

Boundary cell groups 40 to 43 and 44 to 47 showing cells in an initial stage and a final stage and boundary path groups 53 and 54 connecting cells 71 and 72 of an upper hierarchy macro-block 60 with boundary cell groups 40 to 43 and 44 to 47 are extracted from circuit diagram data corresponding to a hierarchy macro-block 30 (S3).例文帳に追加

階層マクロブロック３０に対する回路図データから、初段、最終段のセルを表す境界セル群４０〜４３、４４〜４７と、上位の階層マクロブロック６０のセル７１、７２及び境界セル群４０〜４３、４４〜４７を接続する境界パス群５３、５４とを抽出する（Ｓ３）。 - 特許庁

A semiconductor memory is provided with a memory cell array A 140, a block selector group A 145, a memory cell array B 150, a block selector group B 155, boosting circuits 120A, 120B, lines 130A, 130B to be boosted, and a boosting control circuit 110 controlling the boosting circuits 120A, 120B.例文帳に追加

本発明の半導体記憶装置は、メモリセルアレイＡ１４０と、ブロックセレクタ群Ａ１４５と、メモリセルアレイＢ１５０と、ブロックセレクタ群Ｂ１５５と、昇圧回路１２０Ａ、１２０Ｂと、被昇圧ライン１３０Ａ、１３０Ｂと、昇圧回路１２０Ａ、１２０Ｂを制御する昇圧制御回路１１０と、を備えている。 - 特許庁

To reduce variations in the height direction dimension of an alkaline dry cell as much as possible even if an anode terminal block becomes deformed in a sealing process, when the anode terminal block is used as a means for supporting a resin-made sealing member at the inner circumference for the alkaline dry cell with a built-in resin-made sealing member.例文帳に追加

樹脂製封口体を備えたアルカリ乾電池において、樹脂製封口体を内周から支える支持手段として負極端子板を用いた場合に、封口工程で負極端子板が変形しても電池の高さ方向の寸法が成るべくばらつかないようにする。 - 特許庁

Electrode plate groups 4 disposed in each cell chamber 3 of a mono-block battery are connected to intermediate terminals 10 of the electrode plate groups 4 disposed in adjacent cell chambers 3 divided by the intermediate terminal 10.例文帳に追加

モノブロック電池の各セル室３内に配置された極板群４は、その中間端子１０により隣接するセル室３内に配置された極板群４の中間端子１０と接続されている。 - 特許庁

To provide an architecture capable of avoiding an error by previously carrying out a predictive diagnosis of a defective memory cell having a small margin in an SRAM block with an acceleration test, and to provide a defective memory cell predictive diagnosis method.例文帳に追加

ＳＲＡＭブロック内のマージンの小さい不良メモリセルを加速試験によって事前に予知診断を行い、エラーを回避できるアーキテクチャーおよび不良メモリセル予知診断方法を提供する。 - 特許庁