「clamp level」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A differential voltage detection circuit 5 detects a differential voltage between the reference voltage output from the first sink chip clamp circuit and a second reference voltage from a second reference voltage input terminal 6 and adds/subtracts the differential voltage and a sink chip level voltage input from a sink chip level voltage input terminal 7 so as to offset variation in the sink chip level of a video output signal and outputs the added/subtracted result.例文帳に追加

差電圧検出回路５は、第１シンクチップクランプ回路が出力する基準電圧と、第２基準電圧入力端子６からの第２基準電圧との差電圧を検出し、その差電圧とシンクチップレベル電圧入力端子７から入力するシンクチップレベル電圧をビデオ出力信号のシンクチップレベルの変動を相殺するように加減算して出力する。 - 特許庁

In a composite resonance switching converter comprising a voltage resonance converter provided on its primary side and a parallel resonance circuit or a series resonance circuit provided on its secondary side, an active clamp circuit is provided on its primary side in order to clamp a parallel resonance voltage pulse generated between terminals of a primary side parallel resonance capacitor to suppress the level of the pulse.例文帳に追加

一次側に電圧共振形コンバータを備え、二次側には並列共振回路又は直列共振回路を備える複合共振形スイッチングコンバータの構成に対して、その一次側にアクティブクランプ回路を設けることで一次側並列共振コンデンサの両端に生じる並列共振電圧パルスをクランプし、そのレベルを抑制する。 - 特許庁

A clamp circuit 20 clamps the low voltage level of the high-frequency signal input by an npn transistor Tr1 with a DC voltage VTL applied thereto at its base and also clamps the high voltage level of the high-frequency signal input by a pnp transistor Tr2 with a DC voltage VTH applied thereto at its base.例文帳に追加

クランプ回路２０において、ベースに直流電圧ＶTLが与えられたｎｐｎトランジスタＴｒ１によって入力される高周波信号の低い電圧レベルをクランプするとともに、ベースに直流電圧ＶTHが与えられたｐｎｐトランジスタＴｒ２によって入力される高周波信号の高い電圧レベルをクランプする。 - 特許庁

A far-side signal 12, which is output from a PSD 5 receiving a reflected light from the ranging object, is input to a clamping circuit 13 through a second signal processing circuit 12, and a larger level signal I2c of either of a far-side signal I2 or a clamp signal Ic with a fixed level is output from the clamping circuit 13.例文帳に追加

測距対象物からの反射光を受光したＰＳＤ５から出力された遠側信号Ｉ2は、第２信号処理回路１２を経てクランプ回路１３に入力し、遠側信号Ｉ2および一定レベルのクランプ信号Ｉcの何れか大きいレベルの信号Ｉ2cがクランプ回路１３から出力される。 - 特許庁

A switching of the at least one switching device causes the rate amplifier to amplify with high linearity in a desired operating range and to clamp outputs received from the transitioning device that are outside the desired operating range to a fixed level.例文帳に追加

少なくとも１つのスイッチ素子のスイッチングは、レート増幅器に、所望の動作範囲で高い線形性をもって増幅させ、所望の動作範囲の外にある遷移装置から受信された出力を一定レベルに固定させる。 - 特許庁

Consequently, the quantity of the current flowing from a power receiving current circuit 10 to the side of the transistor H10 is adjusted and the voltage level of the source voltage V1 is held at the clamp voltage V0 and will not exceed the clamping voltage V0.例文帳に追加

この結果、受電電流回路１０からトランジスタＨ１０側に流れる電流量が調整されて、電源電圧Ｖ１の電圧レベルはクランプ電圧Ｖ０を維持し、クランプ電圧Ｖ０を超える電圧になることはない。 - 特許庁

To avoid a situation where the layout area of a clamp circuit provided in the circuit of a semiconductor element and determining the DC level at a capacity coupled signal terminal is increased by a high resistance resistive element formed of polysilicon being employed therein.例文帳に追加

半導体素子の回路内に設けられ、容量結合された信号端子の直流レベルを定めるクランプ回路のレイアウト面積が、それに用いられるポリシリコン等で形成される高抵抗の抵抗素子により大きくなる。 - 特許庁

The optical black part has a non-optical black part, on which a hole accumulation layer and an N+-type semiconductor layer corresponding to the photo diode are formed; and a clamp optical black part, on which the hole accumulation layer is formed and which outputs reference signals of a black level.例文帳に追加

オプティカルブラック部は、フォトダイオードに相当する正孔蓄積層とＮ＋型半導体層が形成された不問オプティカルブラック部と、正孔蓄積層が形成され、黒レベルの基準信号を出力するクランプオプティカルブラック部と、を有する。 - 特許庁

An OB clamp part 7 receives the digital luminance signal from the part 3 and supplies a feed-back signal obtained from the digital luminance signal to the part 3 so that the black level of the luminance signal is clamped to a fixed value.例文帳に追加

ＯＢクランプ部７は、輝度信号検出／デジタル化部３からのデジタル輝度信号を受け、このデジタル輝度信号から得たフィードバック信号を輝度信号検出／デジタル化部３に供給することにより、輝度信号の黒レベルを一定値にクランプする。 - 特許庁

A clamp circuit 40 is activated for some period of time after a switching power supply 4 has started operating, thereby controlling a feedback voltage V_FB generated on the feedback terminal FB so that it will equal the soft start voltage V_SS regardless of the level of the detection voltage V_LED.例文帳に追加

クランプ回路４０は、スイッチング電源４の動作開始からある期間、アクティブとなり、フィードバック端子ＦＢに生ずるフィードバック電圧Ｖ_ＦＢを、検出電圧Ｖ_ＬＥＤのレベルにかかわらずソフトスタート電圧Ｖ_ＳＳと等しくなるように制御する。 - 特許庁

When image data from a horizontal line 1H to a horizontal line 64H of an imaging device 1 are inputted, a digital clamp circuit 4 makes a mean value of data corresponding to OB portions from the horizontal line 1H to a relevant horizontal line into reference signal level of the relevant horizontal line.例文帳に追加

デジタルクランプ回路４は、撮像素子１の水平ライン１Ｈから水平ライン６４Ｈまでの画像データが入力されると、水平ライン１Ｈから当該水平ラインまでのＯＢ部に対応するデータの平均値を当該水平ラインの基準信号レベルにする。 - 特許庁

An optical black area to refer to for calculating a black level is switched in accordance with photographing conditions and an object, an abnormal signal that occurs in the OB area, is detected and the OB area wherein the abnormal signal occurs, is not used as digital clamp data for digital clamping.例文帳に追加

撮影条件および被写体に応じて黒レベルを算出する際に参照するオプティカル・ブラック領域を切り替え、ＯＢ領域に生じた異常信号を検知し、異常信号が発生しているＯＢ領域をデジタル・クランプのデジタル・クランプ・データとして使わない。 - 特許庁

To provide an electronic camera with a function capable of suppressing the occurrence of white nose like vertical streaks and suppressing signal shading due to a clamp mistake of a black level even when an interlace reading system imaging device of n:1 (n is a natural number ≥3) is used.例文帳に追加

ｎ：１（ｎは３以上の自然数）のインターレース読出し方式の撮像素子を用いても、縦筋状の白ノイズの発生を抑制し、また黒レベルのクランプミスによる信号シェーディングを抑制することのできる機能を備えた電子カメラを提供する。 - 特許庁

The solid-state imaging device includes an image sensor 101 capable of reading a plurality of pixels, a CDS circuit 102 which performs correlation double sampling with an output signal of the image sensor 101, and a clamp circuit 103 for clamping black level of the output signal of the CDS circuit 102.例文帳に追加

複数の画素加算読み出し可能な撮像素子１０１と、撮像素子１０１の出力信号を相関二重サンプリングするＣＤＳ回路１０２と、ＣＤＳ回路１０２の出力信号の黒レベルをクランプするクランプ回路１０３とを備える。 - 特許庁

Consequently, the luminance levels of the left and right images are made even by adjusting the clamp level for A/D conversion and the stereo image processing accuracy of the stereo camera can be improved by automatically eliminating the luminance offset between images which has been difficult to be eliminated by the conventional gain adjustment.例文帳に追加

これにより、Ａ／Ｄ変換の際のクランプレベルが調整されて左右画像の輝度レベルが揃えられ、従来のゲイン調整では困難であった画像間の輝度オフセットずれを自動的に解消してステレオ画像処理の精度を向上することができる。 - 特許庁

A digital camera includes a normal TG pattern shown at (a), and a TG pattern having a larger number of clamp pixels than that of the normal TG pattern shown at (b), and a CPU determines from which TG pattern the black level in the photosensitive pixel region 13a is calculated according to the situation.例文帳に追加

デジタルカメラは、（ａ）に示す通常のＴＧパターンと、（ｂ）に示す通常のＴＧパターンよりもクランプ画素数の多いＴＧパターンを備え、ＣＰＵは、状況に応じてどちらのＴＧパターンから感光画素領域１３ａの黒レベルを算出するかを判断する。 - 特許庁

A circuit for capturing the input signal to a capacitor for a first timing period, receiving the voltage stored in the capacitor for a second timing period, using an inverting amplifier circuit to amplify the voltage and giving the amplified voltage to the capacitor is employed for the voltage holding circuit for holding the black level clamp signal.例文帳に追加

かかる黒レベルクランプ信号を保持する電圧保持回路として、第１タイミング期間に入力信号をキャパシタに取り込み、第２タイミング期間に上記キャパシタに保持された電圧を受け、反転増幅回路により電圧増幅して上記キャパシタに伝える回路を用いる。 - 特許庁

The digital clamp circuit 1 permits generation of a negative value when the black level which serves as a reference value is subtracted from an output signal of an AFE circuit, amplifies dynamic range including the negative value, expands the dynamic range, adds a prescribed correction value and performs clipping.例文帳に追加

デジタルクランプ回路１は、ＡＦＥ回路の出力信号から基準値となる黒レベルを減算する際、負の値が発生することを許容し、負の値を含むダイナミックレンジを増幅することにより、ダイナミックレンジを拡大し、所定の補正値を加算した上でクリッピングを行う。 - 特許庁

In a clamp fitment 10 where body 1 made of a steel and a cover 2 are pivotally secured and a steel pipe 9 for being fastened is fastened by the body 1, the cover 2, a bolt 4, and a nut 6, the strength of the body 1 is adjusted to a level approximately equal to the strength of the pipe 9.例文帳に追加

鋼材製の本体１とふた２を枢着自在に設け、この本体１とふた２をボルト４とナット６で被緊結用の鋼管パイプ９を緊結するクランプ金具１０において、少なくとも前記本体１の強度を前記パイプ９の強度と略同等レベルとしたクランプ金具である。 - 特許庁

Thus, the provision of the different discharge characteristics at the high-speed/low-speed depending on the voltage level results in forming a plurality of clamp points flexibly coping with even the high-speed pulse at a large signal input so as to prevent the 1st pulse and the 2nd pulse from being in contact with each other.例文帳に追加

このように、電圧レベルに応じて高速度／低速度の放電特性の異なる放電特性を設けた結果、大信号時の高速度のパルスにも柔軟に対応する複数点のクランプポイントを作ることにより、第１パルスと第２パルスがくっつくのを防ぐことができる。 - 特許庁

A correlation double sampling circuit extracts a difference signal between a field-through part and a signal part of a pixel signal formed by a solid-state imaging element, an A/D converter circuit digitizes the extracted signal, and a logic circuit receiving the digital signal forms a signal to feed back a black level clamp signal to the correlation double sampling circuit.例文帳に追加

固体撮像素子で形成された画素信号のフィードスルー部との差を表す信号部を相関二重サンプリング回路で取り出してＡ／Ｄ変換回路でデジタル化し、このデジタル信号を受ける論理回路により上記相関二重サンプリング回路に対して黒レベルクランプ信号を帰還させる信号を形成する。 - 特許庁

For the constitution of a combined resonance switching converter, provided with a voltage resonance converter on the primary side and a parallel resonance circuit on a secondary side, an active clamping circuit is provided on the primary side, to clamp a parallel resonance voltage pulse generated on both ends of the primary parallel resonance capacitor, thereby restraining its level.例文帳に追加

一次側に電圧共振形コンバータを備え、二次側には並列共振回路を備える複合共振形スイッチングコンバータの構成に対して、その一次側にアクティブクランプ回路を設けることで一次側並列共振コンデンサの両端に生じる並列共振電圧パルスをクランプし、そのレベルを抑制する。 - 特許庁

As the work to be ground K is rotated by a static frictional force acting between the work to be ground K and the friction body 33 with a grinding force of the grinding wheel 13, there will be no such disadvantage that the work to be ground K floats from an attachment level face or a clamp distortion is generated on the work to be ground K.例文帳に追加

砥石１３の研削力により被研削物Ｋと摩擦体３３との間に作用する静摩擦力によって、被研削物Ｋを回転させるようにしているので、被研削物Ｋが取付基準面から浮き上がったり、或いは被研削物Ｋにクランプ歪を生じるといった不都合を生じることがない。 - 特許庁

An image signal input circuit includes: a clamp circuit 210 configured to hold a sink chip voltage contained in an image signal at a predetermined voltage; a level shift circuit 220 that determines an operating point for connection with a post-stage circuit 201; and a micro-current source 230 configured to suppress increase in voltage of an input terminal IN1.例文帳に追加

映像信号に含まれるシンクチップの電圧を所定電圧に固定するクランプ回路２１０と、後段回路２０１との接続のための動作点を決定するレベルシフト回路２２０と、入力端子ＩＮ１の電圧の上昇を抑制する微少電流源２３０とを有する構成により、上記目的を達成する。 - 特許庁

In the structure of a compound resonance switching converter comprising a voltage resonance converter at its primary side and a series- resonance circuit at its secondary side, a parallel-resonance voltage pulse generated at both ends of a primary-side parallel-resonance capacitor is clamped by mounting an active clamp circuit at its primary side to control its level.例文帳に追加

一次側に電圧共振形コンバータを備え、二次側には直列共振回路を備える複合共振形スイッチングコンバータの構成に対して、その一次側にアクティブクランプ回路を設けることで一次側並列共振コンデンサの両端に生じる並列共振電圧パルスをクランプし、そのレベルを抑制する。 - 特許庁

For the constitution of a combined resonance switching converter, provided with a voltage resonance converter on the primary side and a series resonance circuit on the secondary side, an active clamping circuit is provided on the primary side to clamp a parallel resonance voltage pulse generated on both ends of the primary parallel resonance capacitor, thereby restraining its level.例文帳に追加

一次側に電圧共振形コンバータを備え、二次側には直列共振回路を備える複合共振形スイッチングコンバータの構成に対して、その一次側にアクティブクランプ回路を設けることで一次側並列共振コンデンサの両端に生じる並列共振電圧パルスをクランプし、そのレベルを抑制する。 - 特許庁

A clamp circuit 30 clamps the composite video signal so that a slice level Vth comes between a pedestal voltage Vp and a minimum voltage Vs of a horizontal synchronization signal 80, a flyback pulse summing circuit 60 adds the clamped composite video signal TV 1 to an inverted flyback pulse FBPB to increase the DC level of the clamped composite video signal TV 1 by the inverted flyback pulse FBPB and a slice circuit 40 detects the synchronization signals after that.例文帳に追加

クランプ回路３０では、スライスレベルＶｔｈがペデスタル電圧Ｖｐと水平同期信号８０の最低電圧Ｖｓとの間にくるように複合映像信号をクランプし、フライバックパルス加算回路６０が、反転フライバックパルスＦＢＰＢをクランプされた複合映像信号ＴＶ１に加算することで、クランプされた複合映像信号ＴＶ１のＤＣレベルを反転フライバックパルスＦＢＰＢの分だけ上げ、その後、スライス回路４０で同期信号を検出する。 - 特許庁

This overvoltage protective circuit 15 has a first protective means 15A to clamp the output voltage at a level equal to or lower than the overvoltage limit and a second protective means 15B to latch stop the operation of the stabilized power supply when the first overvoltage protective means 15A clamps the voltage longer than predetermined.例文帳に追加

本発明の過電圧保護回路１５は、過電圧検出時に出力電圧を過電圧設定電圧以下のクランプレベルにクランプする第１の保護手段１５Ａと、第１の保護手段１５Ａによるクランプ動作が一定時間以上継続した場合に、安定化電源の動作をラッチ停止させる第２の保護手段１５Ｂとを備えている。 - 特許庁

The solid-state imaging apparatus is provided with: a plurality of light receiving pixels for outputting a pixel signal in response to a light receiving amount; an OB pixel region comprising a plurality of optical black pixels for outputting a dark signal to decide a reference level of the pixel signal; and a read section for reading the pixel signal and the dark signal and transferring them to a clamp circuit.例文帳に追加

固体撮像装置は、受光量に応じた画素信号を出力する複数の受光画素と、画素信号の基準レベルを定めるためのダーク信号を出力する複数のオプティカルブラック画素からなるＯＢ画素領域と、画素信号及びダーク信号を読み出してクランプ回路に向けて転送する読み出し部とを備えている。 - 特許庁

A power application detection circuit 31 outputs a power application detection signal X until a reset signal XR is received after application of power, and a signal generation section 32 clamps output signals Q0-Qn to a prescribed level on the basis of the input of the power application detection signal X thorough the use of the operation of a final-stage clamp circuit 33.例文帳に追加

電源投入検出回路３１は、電源が投入されてからリセット信号ＸＲが入力されるまで電源投入検出信号Ｘを出力し、信号生成部３２は、終段のクランプ回路３３の動作により、前記電源投入検出信号Ｘの入力に基づいて出力信号Ｑ０〜Ｑｎを所定レベルにクランプする。 - 特許庁

For a complex resonant switching converter, having a voltage resonance converter on the primary side and a parallel or serial resonant circuit on the secondary side, an active clamp circuit is provided on the primary side, so that parallel resonance voltage pulses, developed at both ends of a primary parallel resonant capacitor, are clamped to restrain its level.例文帳に追加

一次側に電圧共振形コンバータを備え、二次側には並列共振回路又は直列共振回路を備える複合共振形スイッチングコンバータの構成に対して、その一次側にアクティブクランプ回路を設けることで一次側並列共振コンデンサの両端に生じる並列共振電圧パルスをクランプし、そのレベルを抑制する。 - 特許庁

The DC/DC converter control circuit is constituted of: a detection circuit that detects an increase in a set voltage of an output voltage in the DC/DC converter; a time-counting circuit that counts a determined time after detection by the detection circuit; and a clamp circuit that clamps a time-counting period by the time-counting circuit, and the output voltage level of the error amplifier.例文帳に追加

ＤＣ／ＤＣコンバータ制御回路は、ＤＣ／ＤＣコンバータにおける出力電圧の設定電圧が増加することを検出する検出回路と、検出回路による検出から所定時間を計時する計時回路と、計時回路による計時期間、誤差増幅器の出力電圧レベルをクランプするクランプ回路とを備えて構成されている。 - 特許庁

The gate drive circuit for driving the control electrode of a power switching element 9 comprises a current drive means for injecting a current into a gate electrode depending on a voltage being applied between the main electrodes of the power switching element 9, and a clamp means for preventing a voltage being applied to the gate electrode from lowering below a specified level during turn off transient period of the power switching element.例文帳に追加

電力用スイッチング素子９の制御電極を駆動するゲート駆動回路において、前記電力用スイッチング素子９の主電極間に印加される電圧に応じてゲート電極に電流を注入する電流駆動手段と、前記ゲート電極に印加する電圧が前記電力用スイッチング素子のターンオフ過渡期間中に所定値以下となることを阻止するクランプ手段とを具備するように構成する。 - 特許庁

This bootstrap circuit is constituted so that a high potential power source voltage HVCC and a low potential power source voltage LVCC are sensed, clamp is performed at only the high potential power source voltage HVCC, and normal operation is performed at the low potential power source voltage LVCC, and read-out operation of a flash memory cell can be performed stably by controlling easily a level of word line boost voltage.例文帳に追加

高電位電源電圧ＨＶｃｃと低電位電源電圧ＬＶｃｃを感知し、高電位電源電圧ＨＶｃｃでのみクランプを行い、低電位電源電圧ＬＶｃｃでは正常動作を行うようにブートストラップ回路を構成してワードラインブースト電圧のレベルを容易に制御することにより、フラッシュメモリセルの読出動作を安定的に行うことが可能なブートストラップ回路を提示する構成としたことを特徴とする。 - 特許庁