「clocked」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The radio tag 80 moved to a time measuring mode on loop coils 11b, 11c, when the game is started, and measures a game time based on the running time clocked by own-self, when detecting a polarity change point of an electromagnetic field on loop coils 21a, 21b.例文帳に追加

競技がスタートすると無線タグ８０は、ループコイル１１ｂ，１１ｃ上にてタイム計測モードに移し、ループコイル２１ａ，２１ｂ上にて電磁場の変極点を検出すると、自己が計時するランニングタイムから競技タイムを計測する。 - 特許庁

A client device 200 counts time from a content reproduction start by a clocking part 240 when reproducing content while downloading the content, and associates clocked time at that time with input data to store them in a content storing part 250 when the viewer designates the addition of optional input data.例文帳に追加

クライアント装置２００は、コンテンツをダウンロードしつつ再生する際に、計時部２４０でコンテンツの再生開始からの時間を計測し、視聴者が任意の入力データの付加を指定すると、そのときの計時時間と入力データとを関連付けてコンテンツ記憶部２５０に記憶する。 - 特許庁

An output signal of the inverter circuit 15 is supplied to a latch cirucit 17 through a clocked inverter circuit 16 controlled by an output signal of the exclusive OR circuit 21, and an internal circuit 18 is operated in accordance with the output signal of the latch circuit 17.例文帳に追加

インバータ回路１５の出力信号は排他的オア回路２１の出力信号により制御されるクロックド・インバータ回路１６を介してラッチ回路１７に供給され、このラッチ回路１７の出力信号に応じて内部回路１８が動作される。 - 特許庁

An electric energy specifying section 101 clocks as a charging time the time from the reception of a charging start notice signal from a charging circuit 22 to the reception of a full-charging notice signal, and specifies electric energy needed for the single charging operation from the clocked charging time.例文帳に追加

電力量特定部１０１は、充電回路２２から充電開始通知信号を受信してから満充電通知信号を受信するまでの時間を充電時間として計時し、計時した充電時間から１回の充電に要した電力量を特定する。 - 特許庁

The delay amount may be one or more currents or voltages indicating an amount of PVT compensation to be applied to input or output signals of an application circuit, such as a memory-bus driver, a dynamic random access memory, a synchronous DRAM, a processor or other clocked circuit.例文帳に追加

遅延量は、１つ以上の電流または電圧となる場合があり、メモリバスドライバ、動的ランダムアクセスメモリ、同期ＤＲＡＭ、プロセッサ、あるいは他のクロック回路のようなアプリケーション回路の入力信号または出力信号に適用されるＰＶＴ補正量を示す。 - 特許庁

A receiving circuit 102 receives the time code via an antenna 101, and a control circuit 102 determines the time code and creates the time information, and corrects the time clocked with a clocking means to the time corresponding the time information.例文帳に追加

受信回路１０２はアンテナ１０１を介してタイムコードを受信し、制御回路１０２は、前記タイムコードを判別して時刻情報を生成し、計時手段で計時している時刻を前記時刻情報に対応する時刻に修正する。 - 特許庁

The determining part 303 determines whether pattern variation exceeds the finish time of the mode or not from the pattern variation time information acquired by the acquisition part 301 and from the remaining time information clocked by the clocking part 302.例文帳に追加

判定部３０３は、取得部３０１によって取得された図柄変動時間の情報と、計時部３０２によって計時された残余時間の情報とに基づいて、図柄変動がミッションモードの終了時間を越えるものであるか否かを判定する。 - 特許庁

If the power supply of the device is interrupted, a power is supplied to the device at such timing as based on the restoring time calculated for the job and a current time clocked with an RTC150, while the device is made to process the job.例文帳に追加

そして、上記装置の電源が遮断された状態である場合、このジョブについて計算した復帰時刻と、ＲＴＣ１５０が計時した現在時刻とに基づいたタイミングでもって、この装置に対する電源供給を行うと共に、この装置にこのジョブの処理を実行させる。 - 特許庁

When the content stored in the content storing part 250 are viewed again, the client device 200 compares the clocked time by the clocking part 240 with time assigned to the input data added to the content during reproduction, and displays input data corresponding to the time together with the content when they are coincident with each other.例文帳に追加

コンテンツ記憶部２５０に格納されているコンテンツを再視聴する際に、計時部２４０での計時時間と、再生中のコンテンツに付加されている入力データに割り当てられている時間とを比較して、一致すれば、その時間に対応する入力データをコンテンツと共に表示する。 - 特許庁

When it is determined that there is misalignment in the position detection of the hands and date indicator 30, a time-correcting means 116 performs control so as to move the hands and date indicator 30 to the position, corresponding to the internal time clocked by the clocking means 112.例文帳に追加

そして、時刻修正手段１１６は、これらの各指針および日車３０の位置検出においてずれがあると判断された場合に、計時手段１１２にて計時される内部時刻に対応する位置に各指針および日車３０を移動させる制御をする。 - 特許庁

A reference setting means 14 changes a reference voltage to be applied to a reference comparison means 7 from the minimum to the maximum, and sets the supply voltage according to the distribution condition of the inflection point of an output width clocked by an output width clocking means 13 obtained at that time.例文帳に追加

基準設定手段１４が、基準比較手段７へ印加する基準電圧を最小から最大に変化させ、その時得られる出力幅計時手段１３の計時する出力幅の変曲点の分布状況に応じて、基準電圧を設定する。 - 特許庁

When a present time clocked by a clock 17 reaches a time shown in time information stored in the memory 16, a mode shift part 18 shifts a regular mode to the radio wave-off mode or the radio wave-off mode to a regular mode.例文帳に追加

クロック部１７によって計時される現在日時が、メモリ１６に格納されている日時情報に示される日時になれば、モード移行部１８によって通常モードから電波オフモード、又は、電波オフモードから通常モードに移行させる。 - 特許庁

A semiconductor circuit is provided in which two transistors being an n-channel type transistor and a p-channel type transistor are used instead of two clocked inverters occupying eight transistors in a D flip-flop in the conventional manner to reduce the number of transistors.例文帳に追加

本発明においては、従来、Ｄフリップフロップ内でトランジスタ数が８つを占めている２つのクロックドインバータの代わりに、ｎチャネル型トランジスタ及びｐチャネル型トランジスタの２つを用いてトランジスタ数を削減する。 - 特許庁

Further, the device for development processing calculates the end time of the development processing of the input order information and the start time of the processing corresponding to the order contents and starts the development processing when current time clocked by a timer section 60 reaches the start time of the processing.例文帳に追加

また、現像処理装置１は、入力される注文情報の現像処理終了時刻と注文内容とに応じた処理開始時刻を算出し、計時部６０で計時される現在時刻が当該処理開始時刻である場合に現像処理を開始する。 - 特許庁

Even when a part (time information) of such gage time is transmitted, as shown in (c), synchronized running time is clocked by a wireless tag side and a timer device, so that the game time can be suitably restored at the receiving end.例文帳に追加

そして、このような競技タイムの一部（タイム情報）を送信する場合でも、（ｃ）に示すように、無線タグ側とタイマ機器とで、同期したランニングタイムの計時を行っているため、受信側にて、競技タイムを適切に復元することができる。 - 特許庁

A third flip-flop 14 with three active branches receives an inverted mode selection signal div at input in order to supply the mode selection signal to the inverted output thereof clocked by the non-inverted output signal of the second flip-flop.例文帳に追加

３つのアクティブ・ブランチを伴う第３のフリップ・フロップ１４は、第２のフリップ・フロップの非反転出力信号によってクロックされる反転出力にモード選択信号を与えるために入力に反転モード選択信号ｄｉｖを受ける。 - 特許庁

When the Internet connection cumulative time which is clocked by a timer becomes a time limit in a connection state to the Internet, the last URL is held, the Internet is interrupted (ST22, ST24 and ST25) and a state is shifted to a DVD playing back state.例文帳に追加

インターネットに接続されている状態で、タイマで計時されているインターネットの接続累積時間が制限時間となった場合、最終ＵＲＬを保持すると共に、インターネットを切断し(ST22,ST24,ST25）、ＤＶＤの再生状態に移行する。 - 特許庁

When the time clocked by a timekeeping circuit 28 exceeds a time interval stored in a purge interval memory 14b and falls within a time band stored in a silent mode time memory 13b, a purge motor 80 is driven at 1,000 rpm to suppress drive sound thereof.例文帳に追加

計時回路２８に計時された時間が、パージ間隔メモリ１４ｂに記憶された時間間隔を越えており且つ静音モード時刻メモリ１３ｂに記憶された時間帯である場合には、パージモータ８０を１０００ｒｐｍで駆動し、パージモータ８０の駆動音を抑制する。 - 特許庁

The input control means of the charge pump circuit is placed between the output of the device 4 and the input of the circuit 5 and includes the clocked inverter circuits 9, 11.例文帳に追加

このチャージポンプ回路入力制御手段は、位相比較器４の出力とチャージポンプ回路５の入力との間に配置され、チャージポンプ回路５の出力によって制御されるクロックドインバータ回路９、１１を含んで構成される。 - 特許庁

The DLL circuits has a counter control circuit 40, which is equipped with inverters 401, 403, 409, and 414, NANDs 402, 404, 405, and 408, shift registers 406, 407, 416, and 417, clocked inverters 410 to 413, and a NOR gate 415.例文帳に追加

ＤＬＬ回路は、カウンタ制御回路４０を有し、カウンタ制御回路４０は、インバータ４０１，４０３，４０９，４１４と、ＮＡＮＤ４０２，４０４，４０５，４０８と、シフトレジスタ４０６，４０７，４１６，４１７と、クロックドインバータ４１０〜４１３と、ＮＯＲゲート４１５とを備える。 - 特許庁

A sequence control part 8 increments the number of times of a stop period, determines that wire is broken in the LED lamp 110 due to the fact that the number of times of the stop period is counted twice, and resets a lighting time clocked by a lighting time timer part 9 and a lighting time stored in a storage part 10 to zero.例文帳に追加

シーケンス制御部８は停止期間回数をインクリメントし、停止期間回数のカウントが２回行われたことでＬＥＤランプ110に断線が発生していると判断し、点灯時間タイマ部９で計時される点灯時間及び記憶部10に記憶された点灯時間をゼロにリセットする。 - 特許庁

When 180 seconds are clocked by the automatic stopper non-mounted announcement counter, the subordinate control circuit 72 displays the character image of the message, "the play is not executed", etc. in a liquid crystal display part 2b, and executes such control as to mute the sound volume output from speakers 9L and 9R.例文帳に追加

自動停止非搭載報知カウンタにより１８０秒の計時が行われると、副制御回路（７２）は、液晶表示部（２ｂ）に「遊技を行っていません」などの文字画像を表示するとともに、スピーカ（９Ｌ，９Ｒ）から出力される音声の音量を消音する制御を行う。 - 特許庁

When the cloth quality of clothes is classified into a first category, a second category, and a third category, a determination unit 150 determines whether the cloth quality of the clothes belongs to the first category or not, on the basis of temperature change information acquired by an acquisition unit at the point of time when an elapsed time clocked by a clocking unit reaches a first setting time.例文帳に追加

衣類の布質を第１類、第２類及び第３類に分類したとき、判定部１５０は、計時部により計測された経過時間が第１設定時間に達した時点で取得部により取得された温度変化情報に基づき、衣類の布質が第１類に属するか否かを判定する。 - 特許庁

Moreover, a power source VDD is connected to the output end of a first clocked inverter, in the unit shift register of any of odd-numbered stage via third and fourth transfer gates which are made conductive at the same timing as with first and second transfer gates of its input end.例文帳に追加

また、奇数段のいずれかの単位シフトレジスタにおける第１クロックドインバータの出力端に、その入力端の第１，第２トランスファゲートと同一のタイミングでそれぞれ導通する第３，第４トランスファゲートを介して電源ＶＤＤを接続する。 - 特許庁

The display driving control means does not update a display content of the display panel 30 in a time information transmission period during which time information necessary for correcting the clocked time is transmitted, but updates the display content of the display panel 30 in a display updating period set beforehand, except in the time information transmission period.例文帳に追加

表示駆動制御手段は、計時時刻を修正するために必要な時間情報が送信されている時間情報送信期間では表示パネル３０の表示内容を更新せず、時間情報送信期間以外でかつ予め設定された表示更新期間に表示パネル３０の表示内容を更新する。 - 特許庁

The level shift circuit includes: a clocked inverter 10 which is controlled to on or off by a second control signal S2; an inverter 20 whose input is connected to the first output terminal 3; and a switch SW1 which is connected between a first node 2 and output of the inverter 20 and controlled to on or off by a third control signal S3.例文帳に追加

第２の制御信号Ｓ２によりオン又はオフに制御されるクロックドインバータ１０と、第１の出力端子３に入力が接続されたインバータ２０と、第１のノード２とインバータ２０の出力との間に接続され、第３の制御信号Ｓ３によりオン又はオフに制御されるスイッチＳＷ１を備えている。 - 特許庁

This leakage detector 1 includes a liquid level rise detection means 3c for detecting finish of reception of a fuel oil into an underground tank 2, and a clocking means 7a for clocking an elapsed time from a finish time of reception of the fuel oil detected by the liquid level rise detection means, and starts leakage detection operation of the underground tank, when a time clocked by the clocking means reaches a prescribed time.例文帳に追加

地下タンク２への燃料油の受入の終了を検知する液位上昇検知手段３ｃと、液位上昇検知手段によって検知された燃料油の受入の終了時からの経過時間を計時する計時手段７ａとを備え、計時手段によって計時された時間が所定時間となった時に、地下タンクの漏洩検知動作を開始する漏洩検知装置１等。 - 特許庁

In locking by a transmitter or in locking by passive arming, key lock, keyless lock or the like, an arm preparation flag is set to establish an arming preparation mode, and when all doors are closed and clocked after the lapse of T1 second (e.g., 30 seconds), a security monitoring state (arming mode) is established.例文帳に追加

送信機でロックしたとき、またはパッシブアーミング、キーロック、キーレスロック等によりロックしたときに、アーム準備フラグがセットされてアーミング準備モードとなり、Ｔ１秒（例えば、３０秒）が経過した時点で、全ドア閉かつロックならアームフラグがセットされてセキュリティ監視状態（アーミングモード）になる。 - 特許庁

A prediction logical unit to predict one or many already set properties is installed, which of the memory units is to be clocked during execution of an access is selected by a clock generating logical unit corresponding to the properties that are predicted and already set and a clock signal is transmitted to the memory unit.例文帳に追加

１個または多数個の予め定められた属性を予想するために予想論理装置が配置され、そしてクロック発生論理装置が予想され予め定められた属性に応答して、アクセスの実行の期間中にメモリ・ユニットのどの１つがクロックされるべきかを選定し、そしてそのメモリ・ユニットにクロック信号を送る。 - 特許庁

The receiver comprises second clocking means for clocking a second time having a time difference from a first time clocked by first clocking means so that the second time is corrected based on a deviation between the reference time information received by time receiving means and the first time to be corrected at all time in accordance with the reference time information.例文帳に追加

第１の時計手段にて計時される第１の時刻に対し、時間差を有する第２の時刻を計時する第２の計時手段を設け、第２の時刻の修正は、時刻受信手段によって受信された基準時刻情報と、この基準時刻情報に基づき常に修正される第１の時刻との偏差に基づき行われるようにした。 - 特許庁

When a user moves a cover part 78 in a remote control unit 70 from a closed position to an opened position and depresses a release button 72, the remote control unit 70 reads the present time clocked by a radio wave clock circuit and emits an infrared signal corresponding to the present time from an infrared outputting part 74.例文帳に追加

ユーザがリモコンユニット７０における蓋部７８を閉鎖位置から開放位置へ移動させ、レリーズボタン７２を押下すると、リモコンユニット７０は電波時計回路により計時されている現在時刻を読み取り、この現在時刻に対応する赤外線信号を赤外線出力部７４から出射する。 - 特許庁

When selecting a coordinated universal time by a selection part 8, a time correction part 6 is set so that all the plurality of standard electric waves are received, and corrects at least either of a time outputted from a universal time output part 5 and a time clocked by a reference time clocking part 4 based on a standard electric wave received successfully for the first time.例文帳に追加

時刻修正部６は、選択部８で協定世界時が選択された場合、複数の標準電波の全てを受信するように設定され、始めに受信に成功した標準電波に基づいて、世界時計出力部５が出力する時刻と基準時刻時計部４が計時する時刻の少なくとも一方を修正する。 - 特許庁

A terminal 101 acquires deviation T_D of clocked time of an internal clock 116 in an own terminal 101 from an NTP server 102 by using an NTP protocol, compares the value of T_D with a set value T_S stored in a setting table of the terminal 101, and determines a correction amount ΔT on time of the internal clock 116 according to the result of comparison.例文帳に追加

端末１０１は、ＮＴＰプロトコルを用いてＮＴＰサーバ１０２から自端末１０１の内部時計１１６の計時時刻のずれＴ_Dを取得し、このＴ_Dの値と、端末１０１の設定テーブルに格納されている設定値Ｔ_Sとを比較し、比較結果に応じて内部時計１１６の時刻の修正量ΔＴを決定する。 - 特許庁

A timer part is provided and made to operate based on normal up-directional signal output timing reported from an in-office device to respective subscriber devices and even if a subscriber device becomes unable to receive the up-directional signal output timing normally from the in-office device, an alarm is transferred according to the timing clocked by the timer part.例文帳に追加

タイマ部を設け、局内装置からの各加入者装置に通知される通常の上り方向の信号出力タイミングに基づいて動作させ、加入者装置において局内装置からの上り方向の信号出力タイミングを正常に受信することができなくなった場合であっても、タイマ部によって計時されたタイミングにしたがって警報を転送する。 - 特許庁

This sequential circuit (flip-flop) is constituted of a master side flip-flop comprising an inverter 2 and a clocked inverter 3, a slave side flip-flop comprising NAND gates 5 and 12 and a transfer gate 11, a transfer gate 4 connecting them and a transfer gate 1 on the input side.例文帳に追加

この順序回路（フリップフロップ）は、インバータ２、クロックドインバータ３によって構成されるマスタ側フリップフロップと、ナンドゲート５、１２およびトランスファゲート１１によって構成されるスレーブ側フリップフロップと、それらを接続するトランスファゲートチ４および入力側のトランスファゲート１とから構成される。 - 特許庁

In a camera system provided with a plurality of camera devices 1 in which time information is added to a photographed video signal, each camera device 1 clocks the photographing time of video with a timer 32, and records time information clocked by a DVD write control part 34 on a DVD 4 by correlating the time information to the photographed video signal.例文帳に追加

撮影した映像信号に時間情報を付加するカメラ装置１を複数台備えたカメラシステムにおいて、各カメラ装置１では、タイマー３２で映像の撮影時間を計時し、ＤＶＤ書込み制御部３４が計時した時間情報を撮影した映像信号に対応付けてＤＶＤ４に記録する。 - 特許庁

Inverters 1, 2 supply a clock ck to master and slave side transmission gates 4, 8 without using a clocked inverter for data latching, and an NMOS transistor(TR) 5 and a PMOS TR 6 whose drain voltage/source voltage is inversely connected to that of a conventional CMOS circuit latch data when the transmission gates 4, 8 are open.例文帳に追加

データ保持のためのクロックド・インバータを用いずに、インバータ１，２によってマスタ側およびスレーブ側のトランスミッションゲート４，８にクロックｃｋを供給し、トランスミッションゲート４，８がオープンしたときのデータ保持を、通常のＣＭＯＳ回路とはドレイン電圧／ソース電圧が逆に接続されたＮＭＯＳのトランジスタ５とＰＭＯＳのトランジスタ６とで行うようにした。 - 特許庁

In the other performing form, the various transmissions of data between a data buffer and a memory device on the modules given from the writing/reading directions are clocked by the reading clock signals and writing clock signals, which have the same phase relation and same transmission delay as a data bus, between the data buffer and the memory device.例文帳に追加

他の実施形態において、書込み及び読出し方向から与えられたモジュール上のデータバッファとメモリ装置との間のデータのあらゆる伝送は、バッファとメモリ装置との間でデータバスと同じ位相関係及び同じ伝搬遅延を持つ読出しクロック信号及び書込みクロック信号によりクロッキングされる。 - 特許庁

The flip-flop circuit includes: a clocked amplifier which is a master latch for outputting first and second signals having mutually complementary relationship and third and fourth signals having mutually complementary relationship in accordance with a differential input signal and a differential clock signal; and a symmetric slave latch for outputting two output signals in accordance with the first to fourth signals.例文帳に追加

フリップフロップ回路は、差動入力信号及び差動クロック信号に応じて互いに相補関係にある第１の信号及び第２の信号と互いに相補関係にある第３の信号及び第４の信号とを出力するマスターラッチであるクロックドアンプと、第１乃至第４の信号に応じて２つの出力信号を出力するシンメトリックスレーブラッチとを含むことを特徴とする。 - 特許庁

The trim retarder for the liquid crystal display based projection system including a light source, a polarizer/analyzer, a liquid crystal display panel, and a projection lens, is clocked to an optimal azimuth angle that provides a system contrast level substantially unaffected by the orientation of the slow axis of the liquid crystal display panel.例文帳に追加

液晶ディスプレイ・パネル・ベースの投影システムは、光源、偏光子／検光子、液晶ディスプレイ・パネル、および投影レンズを含み、トリム・リターダは、液晶ディスプレイ・パネルの遅軸の配向によって実質的に影響を受けないシステム・コントラスト・レベルを提供する最適方位角にクロックされる。 - 特許庁

The input selector circuit is constituted of clocked inverters CI1, CI2, CI3, intermediate node wires NET1, NET11, inverters INV0, INV1, INV2, INV3, a p-channel MOS transistor P3, input terminals IN1, IN2, IN3, an output terminal OUT, and selection terminals SEL1, SEL2, SEL3.例文帳に追加

クロックドインバータＣＩ１、ＣＩ２及びＣＩ３と、中間ノード配線ＮＥＴ１及びＮＥＴ１１と、インバータＩＮＶ０、ＩＮＶ１、ＩＮＶ２及びＩＮＶ３と、Ｐチャネル型ＭＯＳトランジスタＰ３と、入力端子ＩＮ１、ＩＮ２及びＩＮ３と、出力端子ＯＵＴと、選択端子ＳＥＬ１、ＳＥＬ２及びＳＥＬ３と、から構成される。 - 特許庁

A heating control means 5 is structured to control a heating means 2 based on the rice-boiling sequence determined by the rice-boiling sequence determining means 8 based on the combination of the brands of rice set by the blended rice setting means 7, the temperature detected by a pot temperature detecting means 3, and the time clocked by a clocking means 4.例文帳に追加

加熱制御手段５は、炊飯シーケンス決定手段８がブレンド米設定手段７によって設定された複数の米の銘柄の組み合わせに基づいて決定した炊飯シーケンスと鍋温度検知手段３の検知温度と計時手段４が計時した時間に基づき加熱手段２を制御して炊飯を行うよう構成する。 - 特許庁

When the present time, clocked by the clock circuit reaches the time stored in the memory 25, the receiving frequency of the receiving circuit 11 is set at the frequency stored in the memory 25 by channel-select signals, and the switch circuit 13 is controlled to supply audio signals outputted from the receiving circuit 11 to speakers 15L and 15R.例文帳に追加

時計回路２４の計時する現在時刻が、メモリ２５に記憶されている時刻になったとき、選局信号により、受信回路１１の受信周波数をメモリ２５に記憶されている周波数に設定するとともに、受信回路１１から出力されるオーディオ信号がスピーカ１５Ｌ、１５Ｒに供給される状態にスイッチ回路１３を制御する。 - 特許庁

The diagnosis control part 40 invalidate the mask state of the mask control part 42 and outputs a nonmaskable interruption note to the central processing unit 1 when a fault process end answer reception part 44 does not receive a fault process end signal 121 within a specific time clocked by a timer part 45 after an interruption notice is given.例文帳に追加

診断制御部４０は、割り込み通知した後に、タイマ部４５が計時する所定時間内に障害処理終了応答受信部４４が障害処理終了信号１２１を受信しなければ、マスク制御部４２のマスク状態を無効化し、中央処理装置１にノンマスカブル割り込み通知を出力する。 - 特許庁

The second latch circuit 12 includes: a second transfer gate TG2 composed of a P-type transistor TP5 and an N-type transistor TN5 connected in parallel; a second clocked inverter circuit CIV2 for return composed of P-type transistors TP6 and TP7 connected in series and N-type transistors TN7 and N6 connected in series; and a second inverter circuit IV2.例文帳に追加

第２のラッチ回路１２は、並列接続されたＰ型トランジスターＴＰ５及びＮ型トランジスターＴＮ５により構成される第２のトランスファーゲートＴＧ２と、直列接続されたＰ型トランジスターＴＰ６、ＴＰ７、Ｎ型トランジスターＴＮ７、ＴＮ６により構成される帰還用第２のクロックドインバーター回路ＣＩＶ２と、第２のインバーター回路ＩＶ２を含む。 - 特許庁