| 例文 |
control bytesの部分一致の例文一覧と使い方
該当件数 : 46件
Upon the receipt of a transmission cell and a cell head identification signal SOC from an ATM layer device, a write timing control 2 does not write idle bytes of a received cell to a memory 7 when a format of the received cell indicates bytes larger than 53 bytes and reserves deficient bytes in the memory 7 when less than 53 bytes.例文帳に追加
ATMレイヤデバイスから送信セルとセル先頭識別信号SOCを入力すると、書き込みタイミング制御2は入力セルフォーマットが53バイトより大きければ入力したセルの空きバイトはメモリ7に書き込まず、53バイト未満であればメモリ7上に不足バイトを確保する。 - 特許庁
The APS control section 50 rewrites the contents of the K bytes but the K-byte switch section 60 passes the received K bytes as they are transparently.例文帳に追加
APS制御部50はKバイトの内容を書きかえるが、Kバイトスイッチ部60は導入されたKバイトをそのまま透過的に通過させる。 - 特許庁
The flow counter control section 30 adds the number of packet bytes to the number of packet bytes of a flow counter section 40 and stores the transmission and reception charging coefficient.例文帳に追加
フローカウンタ制御部30はパケットバイト数をフローカウンタ部40のパケットバイト数に加算するとともに、送信および受信課金係数を格納する。 - 特許庁
To provide a game machine capable of preventing the occurrence of malfunction by using a control command with plural bytes.例文帳に追加
複数バイトの制御コマンドを用いて誤動作の発生を防止し得る遊技機を提供する。 - 特許庁
The encoded form of the file is expanded by 37% for UU encoding and by 35% for base64 encoding (3 bytes become 4 plus control information). 例文帳に追加
エンコードされた形式では、UU エンコードの場合 37%、base64 エンコードの場合 35% サイズが大きくなる(3 バイトのデータが 4 バイト + 制御情報になる)。 - JM
An FEC input phase control circuit 130 extracts parity bits by prescribed bytes each, stores them to a storage circuit 140.例文帳に追加
FEC入力位相制御回路130は、フレームからパリティを所定バイトずつ抽出して蓄積回路140に格納する。 - 特許庁
The user data UD and the control data CD corresponding thereto are read from the address A0 for 8 bytes every time sequentially and given to a 64B/66B encoding circuit.例文帳に追加
アドレスA0から、順次8バイトづつのユーザデータUD及びこれに対応する制御データCDを読み出して64B/66B符号化回路に与える。 - 特許庁
By using the headers of this constitution also as a sector constitution in which a user area within the fundamental recording unit of 4 k bytes is divided into the minimum recording unit of 2 k bytes, the overheads are reduced and the generation of servo control signals and the manufacturing are facilitated.例文帳に追加
この構造のヘッダに、4Kbyteの基本記録単位内のユーザ領域を2Kybeの最小記録単位に区切ったセクタ構造を兼ね合わせることにより、オーバーヘッドの低減化、サーボ制御信号発生及び製造の容易化が図れる。 - 特許庁
The flow processing section 20 obtains a flow identifier and a transmission and reception charging coefficient and transmits them with the number of packet bytes to a flow counter control section 30.例文帳に追加
フロー処理部20はフロー識別子と送信および受信課金係数を求め、これらパケットバイト数とともにフローカウンタ制御部30に送信する。 - 特許庁
The communication memory is provided with a memory having a number of bytes not less than that of a maximum data width possible to be accessed simultaneously by the control means, a calculating means 40 for stored receiving data to calculate stored transmitting and receiving data by byte and a storage means 4d for read access data width to store the number of bytes of data to be accessed simultaneously by the control means.例文帳に追加
制御手段が同時にアクセス可能な最大データ幅のバイト数以上のメモリと、蓄積された送受信データをバイト単位で計数する蓄積受信データ計数手段40と、制御手段が同時にアクセスするデータのバイト数を記憶する読み出しアクセスデータ幅記憶手段4dとを備えた。 - 特許庁
A special pattern control board 130 adds the first byte to the final byte of transmit data constituting a control command made of 5 bytes from a main control board (S14), and when the arithmetic result is not 0, the control command is determined to be abnormal (S16: NO).例文帳に追加
特別図柄制御基板130が、主制御基板100からの5バイトから成る制御コマンドを構成する送信データの第1バイトから最終バイトまでを加算し(S14)、演算結果が0でない際に制御コマンドを異常と判断する(S16:No)。 - 特許庁
Then, by control signals from a control circuit 19, inside the selector 15, the data 11a and the dummy data are re-arranged to the data of 512 bytes/1 sector recordable to the hard disk 13 of a transfer destination and transmitted.例文帳に追加
そして、制御回路19からの制御信号により、セレクタ15内において、データ11aとダミーデータとが、転送先のハードディスク13へ記録可能な512Byte/1セクタのデータに配列変更されて送信される。 - 特許庁
To solve a problem that a required memory capacity is increased in the case of storing media access control MAC address requiring 6 bytes per one company to a memory and sharing the address to a specific terminal upon the receipt of a data packet.例文帳に追加
1社当たり6バイトのMACアドレスをメモリに記憶しておき、データパケットの受信で特定の端末に振り分けるのでは必要なメモリ容量が大きくなる。 - 特許庁
K-bytes separated by input interface sections 21 to 24 are respectively distributed into two, the one is led to an APS control section 50 and the other is led to a K-byte switch section 60.例文帳に追加
入力インタフェース部21〜24で分離されたKバイトをそれぞれ2分岐し、一方をAPS制御部50に導き、他方をKバイトスイッチ部60に導く。 - 特許庁
An FEC input phase control circuit 130 extracts parity by prescribed bytes each, stores the data to a storage circuit 140, and produces signals Tin, Tout, S0.例文帳に追加
FEC入力位相制御回路130は、フレームからパリティを所定バイトずつ抽出して蓄積回路140に格納するとともに、信号Tin,Tout ,S0を生成する。 - 特許庁
To judge whether or not it is an error by checking the data of plural bytes for constituting a command for control transmitted from a control means and received in a means to be controlled and to report the generation of a communication error and an operation error.例文帳に追加
制御手段から送信されて被制御手段で受信した制御用コマンドを構成する複数バイトのデータをチェックしてエラーか否か判定できること、通信エラーや動作エラーの発生を報知できること。 - 特許庁
To provide a CD-ROM decoder which makes it possible to reduce the burden of a control microcomputer and accurately perform control identifying accurately the number of forwarding bytes even if a faster operation speed as a system is demanded.例文帳に追加
システムとしてのより高い動作速度が望まれる場合であれ、制御マイコンの負担を軽減して、転送バイト数の認識にかかる制御を的確に行うことの可能なCD−ROMデコーダを提供する。 - 特許庁
To attain efficient TCP(Transmission Control Protocol) communication where a terminal can process packets with a larger size without revising the smaller size of packets of about 1,500 bytes or so widely used for a network.例文帳に追加
ネットワークで広く用いられている例えば1500バイト程度の小さなパケットサイズを変更することなく、端末において大きなパケットサイズによる効率的なTCP通信を可能にする。 - 特許庁
By the constitution, at least at the time of receiving the buffer control signals from the output buffer monitoring part 3, the invalid cell of 54 bytes is sent to the output buffer 2 and abandoned by the output buffer 2.例文帳に追加
この構成で、少なくとも出力バッファ監視部3からバッファ制御信号を受けた際に54バイトの無効セルが出力バッファ2に送られ出力バッファ2により廃棄される。 - 特許庁
This game machine is so constituted that a command output from a main control device 110 to a putout control device 111 consists of two bytes and that, when adding them for every one byte or exclusively logically adding them, the lowest-order one byte after the operation becomes FFH.例文帳に追加
主制御装置110から払出制御装置111へ出力されるコマンドを2バイトで構成し、これらを1バイトずつ加算または排他的論理和した場合に、演算後の最下位1バイトがFFHとなるようにしている。 - 特許庁
A main control board C is structured so as to send a control command of a first byte and then send a control command of a second byte whose most significant bit value is reversed from the control command of the first byte after outputting one strobe ON signal and performing a prescribed waiting process when sending a control command of two bytes to a subsidiary board S.例文帳に追加
主制御基板Cは、サブ基板Sへ2バイトの制御用コマンドを送信する場合に、1バイト目の制御用コマンドを送信し、その後、1のストローブON信号を出力し、所定の待機処理を実行した後、1バイト目の制御用コマンドと最上位ビットの値が反転した2バイト目の制御用コマンドを送信するように構成されている。 - 特許庁
Therefore, it becomes possible to store received data in the memory region with the unit storage capacity corresponding to the length of the data, and further to efficiently store, in memory regions, reception data from a control system frame with a data length of several dozens of bytes to a jumbo frame with a data length of hundreds of thousands of bytes.例文帳に追加
これにより、受信したデータの長さに対応する単位格納容量のメモリ領域に当該データを格納できるようになり、数十バイトのデータ長を有する制御系フレームから数万バイトのデータ長を有するジャンボフレームに至る受信データを効率良くメモリ領域に格納できるようになる。 - 特許庁
A packet data arrangement control circuit 1 is provided with FIFO memories 19-11-19-1M-19-N1-19-NM that store data bytes in M-byte width resulting from parallel processing applied to variable length packets in the unit of M sets without a gap by each logical channel in a state that pad bytes between user packet frames of the variable length packet are eliminated.例文帳に追加
パケットデータ配列制御回路1は、可変長パケットをパラレル化したMバイト幅のデータバイトを可変長パケットのユーザパケットフレームの間のパッドバイトが取り除かれた状態で論理チャネル毎に隙間なくM個単位で保持するFIFOメモリ19−11〜19−1M〜19−N1〜19−NMを備えている。 - 特許庁
When write data is received from a host, a cache control section 130 manages the write data for each 512 bytes using a logical disk device, and stores parity of the write data in a parity region 114.例文帳に追加
キャッシュ制御部130は、ホストからライトデータを受信した場合、論理ディスク装置によって512バイトでライトデータを管理するとともに、このライトデータのパリティをパリティ領域114に保存する。 - 特許庁
The data DMA(direct memory access)- transferred from a packet area are stored in a transmission FIFO buffer, and when the number of bytes of the data received by the transmission FIFO buffer exceeds the transmission start threshold set at the transmission control part after the start of the DMA, the transmission control part starts the transmission of the data.例文帳に追加
パケット領域からDMA で転送されたデータは、送信FIFOバッファに格納され、DMA 開始後、送信FIFOバッファに受け取られたデータのバイト数が送信制御部に設定された送信開始しきい値を越えると、送信制御部はデータの送信を開始する。 - 特許庁
The control information, comprising Data 1 of arm position data low 8 bits, Data 2 including arm position data high 1 bit and wiper operation mode 6 bits, Data 3 including motor control sequence 6 bits, and Data 4 of check sum, bi-directionally reduces the communication data to 8 bytes.例文帳に追加
制御情報は、アーム位置データ下位8ビットのData1と、アーム位置データ上位1ビットとワイパ動作モード6ビットを含むData2と、モータ制御シーケンス6ビットを含むData3と、チェックサムのData4からなる4バイトデータからなり、通信データを双方向で8バイトに低減させる。 - 特許庁
The method for band width control comprises the steps of: inputting the packet by operating the control unit; decreasing the first counter by one every unit time to limit the value of the first counter within the unit time; allowing only one-unit bytes of data volume to input constantly during the unit time.例文帳に追加
バンド幅制御方法は、前述の制御装置を運用してパケットを入力し、並びに各単位時間ごとに、第1計数器に1を減少させ、これにより単位時間内に制限して、ただ1ユニットバイトのデータ量のみ入力できるよう固定する。 - 特許庁
Special control data of two bytes are arranged (0x85, 0x93 in figures) at the rear of data in which data for controlling DSV cannot be arranged on a format indicated by a shadow in data arrangement of a CD-ROM format.例文帳に追加
CD−ROMフォーマットのデータ配列において、影を付して示すフォーマット上、DSV制御用データを配置できないデータの後に、2バイトの特殊制御データを配置する(図8では0x85,0x93)。 - 特許庁
The control process will return diagnostic output from the command (unit 2) on this channel, and will also accept bytes on this channel as being Unix signal numbers, to be forwarded to the process group of the command. 例文帳に追加
制御プロセスはリモートコマンドからの標準エラー出力 (unit 2) をこのチャンネルに返す。 また制御プロセスはこの接続から受け取ったバイトデータをUnix シグナルの番号として扱い、リモートコマンドのプロセスグループへとシグナルを送る。 - JM
After receiving the signal Tin, an RS input phase control circuit 150 outputs data from a frame outputted from a delay circuit 110 by prescribed bytes each, reads the corresponding parity from the storage circuit 140, and provides an output.例文帳に追加
RS入力位相制御回路150は、信号Tinを受信した後で、遅延回路110が出力したフレームからデータを所定バイトずつ出力し、さらに対応するパリティを蓄積回路140から読み出して出力する。 - 特許庁
A direction of the head bit of a control data column for divergence succeeding to a special control data column can be held in the fixed direction (positive, in figure) even in the rear of a data column in which it is unknown that any of positive or negative is a start bit by arranging the special control data column of two bytes at the rear of main data in which arbitrary data cannot be arranged.例文帳に追加
任意のデータを配置できない主データの後に2バイトの特殊制御データ列を配置することによって、正負の何れが開始ビットになっているのか分からないデータ列の後においても、特殊制御データ列に続く発散用制御データ列の先頭ビットの向きを一定方向(図8では、正)に保つことができる。 - 特許庁
To provide a control device for a magnetic tape apparatus, which can process data with the unit of a plurality of bytes, which can increase the width of the data bus to be processed, without complicating a circuit and without increasing the scale of the circuit, and which can permit the data transfer at a high speed.例文帳に追加
複数バイト単位のデータ処理が可能であり、回路を複雑化せず、回路規模の増大を招くことなく、処理するデータバス幅を拡大することができ、データ転送の高速化を図れる磁気テープ装置の制御装置を提供する。 - 特許庁
A transfer control unit 4a sets a flag to indicate that the data of the odd-number bytes is transferred, and controls the transfer of only the data of the lower byte (511 byte) out of the two-byte data input from the DMA controller 5 to the peripheral equipment.例文帳に追加
転送制御部4aは、予め奇数バイトのデータを転送することを示すフラグが設定されており、DMAコントローラ5から入力された2バイトのデータのうち、下位バイト(511バイト)のデータのみを周辺機器に転送する制御を行う。 - 特許庁
A system and method for storing encrypted electronic data using a transmission Control Protocol (TCP), requires leaving both a header and the first 48 bytes of a "0" data packet in a data area of the TCP format in clear text.例文帳に追加
暗号化された電子データを伝送制御プロトコル(TCP)を使用して記憶するためのシステムおよび方法は、ヘッダーと、TCPフォーマットのデータエリア内の最初の48バイトの「0」データパケットの双方をクリアなテキストのままにしなければならない。 - 特許庁
When receiving signals T1, T2, an RS input phase control circuit 150 outputs data from a frame outputted from a delay circuit 110 by prescribed bytes each, reads the corresponding parity bits from the storage circuit 140, and provides an output.例文帳に追加
RS入力位相制御回路150は、信号T1,T2を同時受信したときは、遅延回路110が出力したフレームからデータを所定バイトずつ出力し、さらに対応するパリティを蓄積回路140から読み出して出力する。 - 特許庁
To resolve a problem of a read result becoming abnormal in continuous reading of a plurality of bytes from an EEPROM when noise mistaken for a stop condition is picked up by an IIC line and a slave side device stops control of an IIC data line.例文帳に追加
EEPROMから複数バイト連続でリードする場合に、IICラインにSTOPコンディションと誤認識してしまうノイズがのった場合、スレーブ側のデバイスはIICデータラインの制御を行わなくなるため、リード結果が不正規となってしまう。 - 特許庁
The slave part 22 confirms the state of the communication control signal in advance each time the slave part 22 transmits to the master part 21 data of one-byte among data of a plurality of bytes constituting the transmission signal, and transmits the one-byte data only when the master part 21 can perform reception processing.例文帳に追加
スレーブ部22では伝送信号を構成する複数バイトのデータのうちから1バイトのデータをマスタ部21に送信する毎に前もって通信制御信号の状態を確認し、受信処理可能である場合にのみ当該1バイトのデータを送信する。 - 特許庁
The CPU 13 brings in and analyze ES from a storage section 12 to generate each data of PES header, TS header, and adaptation field, and specifies read start address and the number of read bytes stored in corresponding ES of the storage section 12 in a read control section 14.例文帳に追加
CPU13は記憶部12からESを取り込み解析し、PESヘッダ、TSヘッダ、アダプテーションフィールドの各データを生成し、読み出し制御部14に対して記憶部12の該当するESが格納されている読出開始アドレス及び読出バイト数を指定する。 - 特許庁
A putout control device 111 adds the input command of two bytes for every one byte or exclusively logically adds them and, when the result is not FFH, determines that the command is not a normal command, invalidates the input of the command, simultaneously therewith displays a letter, "C" on a 7-segment LED 121 provided in the putout control device 111 and notifies a command error.例文帳に追加
よって、払出制御装置111では、入力した2バイトのコマンドを1バイトずつ加算または排他的論理和し、その結果がFFHでなければ、該コマンドは正常なコマンドでないと判断して、該コマンドの入力を無効化すると共に、払出制御装置111に設けられた7セグメントLED121に「C」の文字を表示して、コマンドエラーを報知する。 - 特許庁
In the figures, numerals "1" to "512" or "1" to "1024" denote data bytes; symbols "P1, 1" to "P3, 4" denote control codes; symbols "CRC1" to "CRC4" denote error detection codes; symbols "E1, 1" to "E5, 16" or "E1, 1" to "E10, 16" denote error correction codes; and symbols "SB1" to "SB3" and "RS1" to "RS40" or "RS1" to "RS59" denote synchronization signals. 例文帳に追加
図中、「1」~「512」又は「1」~「1024」はデータバイト、「Pl,1」~「P3,4」はコントロールコード、「CRC1」~「CRC4」は誤り検出コード、「E1,1」~「E5,16」又は「E1、1」~「E10,16」は誤り訂正コード、「SB1」~「SB3」及び「RS1」~「RS40」又は「RS1」~「RS59」は同期信号を示す。 - 特許庁
When the acceptance of a command relating to a configuration change of a network or a change of K1/K2 bytes is notified, a switching control unit 123 updates information in a storage unit 140 but does not made updating contents reflected on a communication processing unit 119 and notifies an operation prediction processing unit 131 of information updating.例文帳に追加
予測モードに入っている場合、切替制御部123は、ネットワークの構成変更のコマンドの受付けの通知やK1/K2バイトの変化の通知を受けると、記憶部140の情報の更新はおこなうが、更新内容を通信処理部110へ反映させずに、情報を更新した旨を動作予測処理部131へ通知する。 - 特許庁
On the other hand, a clock frequency divider 5 counts clocks from a voltage-controlled oscillator 4 to output a pulse signal 'g' for every count by a period of 188 bytes, a phase comparator 2 outputs a phase difference signal 'd' between the signals 'c' and 'g', and a smoothing unit 3 outputs it as a control voltage signal 'e'.例文帳に追加
一方、クロック分周器5により電圧制御発振器4からのクロックをカウントして188バイト周期分カウントする毎にパルス信号“g”を出力し、位相比較器2がこれら信号“c”“g”間の位相差信号“d”を出力し、平滑器3がこれを制御電圧信号“e”として出力する。 - 特許庁
Each of these fourth power temperatures is converted into a sexadecimal number after a temperature of decimal number is multiplied by fourth power, upper level two bytes of the conversion data are recorded by sexadecimal number, wherein the control device 22 detects a temperature of the food in response to a selection of the fourth power multiplied temperature corresponding to an output signal obtained from a food temperature sensor 16.例文帳に追加
これら各4乗温度は10進数の温度を4乗した後に16進数に変換し、変換データの上位2バイトを16進数で記録したものであり、制御装置22は食品温度センサ16からの出力信号に応じた4乗温度をROM32から選び出すことに基づいて食品温度を検出する。 - 特許庁
This video display device is equipped with a display part which is composed of a plurality of modules 4 and a buffer memory 13 and a control part 14 which generate a plurality of unit display data by dividing image display data by bytes and transmit the respective pieces of unit display data to the respective modules 4 in order by switching modules 4 at transmission destinations by the pieces of unit display data.例文帳に追加
本発明の映像表示装置は、複数のモジュール4で構成される表示部と、画像表示データを1バイト毎に分割することにより複数の単位表示データを作成し、当該単位表示データ毎に送信先のモジュール4を切り替えて順次、各単位表示データを各モジュール4に対して送信させる、バッファメモリ13と制御部14とを備えている。 - 特許庁
When the write data managed by the logical disk device is stored in a RAID section 160, a disk input/output control section 150 causes a parity calculation section 180 to calculate parity of the write data, determines whether the calculated parity matches the parity stored in the parity region or not, and stores combined data of 520 bytes of the write data and the parity in the RAID section 160 when it is determined to match.例文帳に追加
また、ディスク入出力制御部150は、論理ディスク装置で管理されるライトデータをRAID部160に保存する場合、ライトデータのパリティをパリティ計算部180に計算させ、当該計算させたパリティと、パリティ領域に保存されたパリティとが一致するか否かを判断し、一致すると判断した場合、ライトデータ及びパリティを合わせた520バイトのデータをRAID部160に保存する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|