「data cell」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

Circuit data 11 of a logic simulator section 14 is made to include a functional description of the mega cell and a description of a function of showing whether the mega cell lies in a standby state.例文帳に追加

論理シミュレータ部１４の回路データ１１に、メガセルの機能記述と共にメガセルがスタンバイ状態か否かを知らせるための関数の記述を含める。 - 特許庁

Meanwhile, when the program verification is not required for the data programmed in the memory cell, the supply of current to the memory cell is cut off from the sense amplifier.例文帳に追加

一方、前記メモリセルにプログラムされたデータがプログラム検証を要しない場合には、前記感知増幅器から前記メモリセルへの電流供給が遮断される。 - 特許庁

For setting of the minimum cell voltage, a map data approximating IV characteristics of the cell at the time of shortage of a supply volume of fuel gas can also be utilized.例文帳に追加

最低セル電圧の設定には、燃料ガスの供給量が不足したときのセルのＩＶ特性を近似したマップデータを利用することもできる。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell transistor MTr configured to store data; and a resistor element RE provided around the memory cell transistor MTr.例文帳に追加

不揮発性半導体記憶装置は、データを記憶するメモリセルトランジスタＭＴｒ、及びメモリセルトランジスタＭＴｒの周辺に設けられた抵抗素子ＲＥを備える。 - 特許庁

Erasure is performed simultaneously by sharing a memory cell array 4 for protecting data and a reference cell for read-verify.例文帳に追加

データ保護情報を記録するためのデータ保護用メモリセルアレイ４と、リード／ベリファイ用リファレンスセル３の消去用の回路を共通にし、同時に消去を行う。 - 特許庁

Each bank leaf cell and data I/O block leaf cell are rotated, in correspondence with upper placement temperature and are placed in a prescribed arrangement (step ST3).例文帳に追加

上位配置テンプレートに対応するように、各バンクリーフセル及びデータ入出力ブロックリーフセルを回転し、これらを所定の配列で配置する（ステップＳＴ３）。 - 特許庁

To solve a problem that a conventional ATM is only about 90.5% in transmission efficiency in a criterion for each cell since only 48 bytes are for payload data in an ATM cell of 53 bytes.例文帳に追加

従来のＡＴＭは、５３バイトのＡＴＭセルの内、４８バイトだけがペイロードデータであるために、セル毎の基準でほぼ９０.５%の伝送効率しかない。 - 特許庁

At read, data lines LIO and LIOr are connected respectively to a selection memory cell and the dummy cell, and an operation current of a differential amplifier 60 is caused to flow.例文帳に追加

データ読出時に、データ線ＬＩＯおよびＬＩＯｒは、選択メモリセルおよびダミーセルとそれぞれ接続されて、差動増幅器６０の動作電流を流される。 - 特許庁

To provide a memory device including a nonvolatile memory cell which can improve the reliability of data without causing an increase in memory cell area.例文帳に追加

不揮発性メモリセルを含むメモリ装置にて、メモリセル領域の増大を伴うことなく、データの信頼性を向上させることができるメモリ装置を提供する。 - 特許庁

A magnetic random access memory 10 comprises a memory cell MC, and a reference cell RC which is referred to at the time of reading out data in order to generate a reference level.例文帳に追加

磁気ランダムアクセスメモリ１０は、メモリセルＭＣと、データ読み出し時にリファレンスレベルを生成するために参照されるリファレンスセルＲＣとを備える。 - 特許庁

To improve characteristics and reliability of a memory cell by stabilizing operation quality in data writing in the split gate type EEPROM memory cell.例文帳に追加

スプリットゲート型のＥＥＰＲＯＭ型メモリセルにおいて、データ書き込みの際の動作品質を安定させ、メモリセルの特性及び信頼性を向上させる。 - 特許庁

Upon failure of the communication link, a cell is selected at the wireless device, which transmits to that cell a reestablishment request message including an identifier and authentication data depending on the secret key and on an identity of the selected cell.例文帳に追加

通信リンクの障害に対し、無線機器でセルが選択され、選択されたセルの識別子と秘密キー及びアイデンティティに依存する認証データとを含む再設定要請メッセージが送信される。 - 特許庁

In the method for reading data from a memory cell 120 selected from a memory cell array 100, the selected memory cell 120 is arranged between first and second write lines 130 and 132.例文帳に追加

メモリセルのアレイ(100)において選択されたメモリセル(120)からデータを読み取るための方法であり、この場合、選択されたメモリセル(120)は、第１の書き込み線(130)と第２の書き込み線(132)との間に配置される。 - 特許庁

To provide an interface circuit which memorizes data which contains a parity bit even if a defective cell is in the parity bit cell of a memory cell array; and to provide a parity bit allocation method and a semiconductor memory.例文帳に追加

メモリセルアレイ中のパリティビットセルに不良セルがあってもパリティビットを含むデータを記憶することができるインターフェース回路、パリティビット割付方法及び半導体記憶装置を提供する。 - 特許庁

To provide an adjacent cell processing apparatus making an operation in a radio communication system to be efficient by generating appropriate adjacent cell information and to provide an adjacent cell processing method and a data structure.例文帳に追加

適切な隣接セル情報を生成することにより、無線通信システムにおける動作の効率化を図ることが可能な隣接セル処理装置、隣接セル処理方法およびデータ構造を提供する。 - 特許庁

An ATM adaptation processing part 4 adapts an ATM cell inputted from an ATM switch according to an AAL type 5, reconstructs a 53-byte ATM cell from a data unit inputted from an ATM cell processing part 5 and outputs it to an ATM switch 3.例文帳に追加

加入者から送信されてくるＡＴＭセル５３バイトを、１つないし８つを一括してＡＡＬ５によるアダプテーションを行い、１つのデータユニットとし、ＡＴＭセルに分割して伝送する。 - 特許庁

First and second cell array groups A1 and A2 are provided with a plurality of cell arrays 2 and a plurality of sense amplifier rows 3, and a plurality of data buses GDB are formed on each of the cell arrays 2 and the sense amplifier rows 3.例文帳に追加

第１及び第２セルアレイ群A1，A2は、それぞれ複数のセルアレイ２と複数センスアンプ列３を備え、その各セルアレイ２及びセンスアンプ列３上に複数のデータバスGDB が形成されている。 - 特許庁

A base station in a cell adjacent to the first cell is composed so that the burst of the RACH message having the format related to the first cell is demodulated and the demodulated data are passed to the RNC.例文帳に追加

第一のセルに隣接するセル内の基地局は、第一のセルと関連するフォーマットをもつRACHメッセージのバーストを復調し、復調されたデータを無線網コントローラ（RNC）にパスするように構成される。 - 特許庁

A data comprising the layout and wiring of a plurality of corrected cell patterns is inputted; and when an OPC (optical proximity correction) processed cell for replacement is present based on replacement information, replacement to an OPC processed cell is performed (STEP1).例文帳に追加

複数の補正セルパターンを配置配線したデータを入力し、置換情報に基づいて置換用ＯＰＣ処理セルがある場合にはＯＰＣ処理セルへの置換を行う（ＳＴＥＰ１）。 - 特許庁

The semiconductor device includes a plurality of memory cells MC storing data of two bits per one cell; and a first reference cell RC1 and a second reference cell RC2 shared by the plurality of memory cells MC.例文帳に追加

本発明は、１セルあたり２ビットのデータを記憶する複数のメモリセルＭＣと、複数のメモリセルＭＣにより共有される第１リファレンスセルＲＣ１及び第２リファレンスセルＲＣ２を備える。 - 特許庁

When any of a registered data sequence recorded in the N byte processing CAM cell array 11 is coincident with a data sequence of data to be compressed, a code generating circuit 15 generates an address of a CAM cell for recording data at the head of the data sequence and a compression code using a count of a coincidence length counter 13 for its component.例文帳に追加

そして、Ｎバイト処理用ＣＡＭセル列１１に履歴されている登録データ列の何れかと被圧縮データのデータ列が一致すると、コード生成回路１５はそのデータ列の先頭のデータを履歴するＣＡＭセルのアドレスと一致長カウンタ１３のカウンタ値を成分とする圧縮コードを生成する。 - 特許庁

During a cycle where the first write command is entered and a cycle where the overwritten data is written in the memory cell, the second write circuit overwrites the overwritten data with at least a part of second write data entered from the outside again, and encodes the reoverwritten overwrite data and writes the data in the memory cell.例文帳に追加

第２の書き込み回路は、第１のライトコマンドが入力されたサイクルと上書きされたデータがメモリセルに書き込まれるサイクルの間に、外部から入力された第２のライトデータの少なくとも一部を上書きされたデータに再上書きし、再上書きされた上書きデータを符合化してメモリセルに書き込む。 - 特許庁

This method comprises an outside data input step (A) for inputting outside data 12 constituted of the boundary data of an object 1, an octant tree division step (B) for dividing the outside data into stereoscopic cells 13 whose boundary planes are orthogonally crossing by octant tree division, and a cell data storage step (C) for storing various solidity values for each cell.例文帳に追加

対象物１の境界データからなる外部データ１２を入力する外部データ入力ステップ（Ａ）と、外部データを八分木分割により境界平面が直交する立方体のセル１３に分割する八分木分割ステップ（Ｂ）と、各セル毎に種々の物性値を記憶するセルデータ記憶ステップ（Ｃ）とを備える。 - 特許庁

A spreadsheet data generating part 28 generates a cell region of spreadsheet data having two-dimensional matrix corresponding to the plurality of rectangular regions recognized by the table region recognizing part 26, and the character string data extracted by the data extraction part 24 is arranged in the generated cell region to generate spreadsheet data.例文帳に追加

表計算データ生成部２８は表領域認識部２６で認識した複数の矩形領域に対応した２次元マトリクス配置をもつ表計算データのセル領域を生成し、生成したセル領域にデータ抽出部２４で抽出した文字列データを配置して表計算データを生成する。 - 特許庁

The mobile telephone 15 converts a code of the received array pattern data into a bright cell or dark cell, whereby the array pattern data is displayed as an information code image on an LCD 22.例文帳に追加

携帯電話機１５は、自動振込端末１から受信した配列パターンデータの符号を明セル或いは暗セルに変換することによって、配列パターンデータを情報コード画像としてＬＣＤ２２に表示する。 - 特許庁

During a reading operation, the cell voltage of an L bit line for outputting L data of the bit lines BL and XBL are made lower than the cell voltage Vcc of a side for outputting H data in conjunction with a reduction in potential of the L bit line.例文帳に追加

読出し動作時には、ビット線BL，XBL のＬデータを出力するＬビット線のセル電圧を、Ｌビット線の電位低下に連動して、Ｈデータを出力する側のセル電圧Ｖccよりも低下させる。 - 特許庁

A range ranged by overhead data, indicating the head position of a data block at a low bit rate multiplexed on a fame and a payload SPE is decided to be a cell-assembling range and a top position TOP of the cell- assembling range is decided to be a reference position.例文帳に追加

フレームに多重された低速ビットレートのデータブロックの先頭位置を示すオーバヘッドデータPOTとペイロードSPEを少なくともセル化範囲と定め、セル化範囲の先頭位置TOPを基準位置とする。 - 特許庁

Data containing two or more bits may be stored in a memory cell by representing such data by a memory cell state that is characterized by a plurality of state variables that are independent of one another.例文帳に追加

互いに独立な複数の状態変数によって特徴付けられるメモリ・セルの状態によりデータを表すことによって、２つ以上のビットを含むデータをメモリ・セルに記憶することができる。 - 特許庁

The storage device includes: a nonvolatile memory cell array; and a memory control circuit executing data write into and data read from the memory cell array in access units of N bits (N is a prescribed integer of 2 or above).例文帳に追加

記憶装置は、不揮発性のメモリーセルアレイと、Ｎビット（Ｎは２以上の所定の整数）のアクセス単位でメモリーセルアレイのデータ書き込みとデータ読み出しを実行するメモリー制御回路と、を備える。 - 特許庁

A read circuit 13 includes a current-voltage conversion circuit 20 for converting a cell current Icell of a memory cell MC to voltage data Vdata, and a sense amplifier 30 for comparing the voltage data Vdata and a reference voltage Vref.例文帳に追加

読み出し回路１３は、メモリセルＭＣのセル電流Ｉcellを電圧データＶdataに変換する電流電圧変換回路２０と、電圧データＶdataと基準電圧Ｖrefを比較するセンスアンプ３０を備える。 - 特許庁

Each data object is associated with one of the cells and has an object identifier that uniquely identifies the data object within the associated cell, and is configured to communicate with other cells and with objects within the associated cell.例文帳に追加

各データオブジェクトは、セルの１つに関連し、関連するセル内のデータオブジェクトを区別するオブジェクト識別子を有し、他のセルおよび関連するセル内のオブジェクトと通信するように構成される。 - 特許庁

In writing data, the cell power supply line is floated according to a bit line potential of a selected column, its voltage level is changed, latch capability of a selected memory cell is reduced, and data is written at high speed.例文帳に追加

データ書込時、選択列のビット線電位に従ってセル電源線をフローティング状態として、その電圧レベルを変更し、選択されたメモリセルのラッチ能力を低減して、高速でデータを書込む。 - 特許庁

A data storage part (SU) of a TCAM cell (TMC) is constituted of two twin cells (TW0, TW1) having respectively 2 bits DRAM cells (MC1-MC4), complementary data is stored in each twin cell respectively.例文帳に追加

ＴＣＡＭセル（ＴＭＣ）のデータ記憶部（ＳＵ）を、それぞれが２ビットのＤＲＡＭセル（ＭＣ１−ＭＣ４）を有する２つのツインセル（ＴＷ０，ＴＷ１）で構成し、各ツインセルそれぞれに相補データを格納する。 - 特許庁

If there is information within an adjacent area of a cell though the cell inside the imaging data has no information, information in the master data is modified by moving it to the position where the information is found inside the adjacent area.例文帳に追加

撮像データ中の当該セルには情報がないが，その隣接範囲内に情報がある場合には，隣接範囲内に情報が見出された位置へ，マスタデータ中の情報を移動させて修正する。 - 特許庁

A leak compensation circuit 4 controls the power source (memory cell power VDDM1) of the memory cell 1 of the column not selected when writing the data and all the columns when reading the data to the VDD level.例文帳に追加

リーク補償回路４は、データの書き込み時における非選択のカラム、およびデータの読み出し時における全てのカラムのメモリセル１の電源（メモリセル電源ＶＤＤＭ１）を、ＶＤＤレベルに制御する。 - 特許庁

To provide a semiconductor memory in which data 1 and data 0 are simultaneously written with respect to identical with storage cell in the same word, while rewriting stress is not given to a storage cell which required no rewriting.例文帳に追加

同一ワード内の記憶セルに対して、データ１とデータ０を同時に書き込むとともに、書き換えの必要のない記憶セルには書き換えストレスを与えることがない、半導体記憶装置を提供すること。 - 特許庁

To provide a technique ensuring complete erasing of data written in a memory cell and being capable of inhibiting deterioration in rewriting of data, in a semiconductor device with an MONOS type non-volatile memory cell.例文帳に追加

ＭＯＮＯＳ型不揮発性メモリセルを有する半導体装置において、メモリセルに書き込まれたデータの消去残りを防いで、データの書き換え劣化を抑制することのできる技術を提供する。 - 特許庁

The data converter includes a transmission side MGW which counts the number of transmissions of an AAL1 cell which complemented all payloads with fill bit for delay when the delay of AAL2 cell data is generated in the UTRAN of the transmission side.例文帳に追加

送信側のＵＴＲＡＮにおいてＡＡＬ２セルデータの遅延が発生した場合、送信側ＭＧＷは、遅延のためにペイロード全部をフィルビットで補完したＡＡＬ１セルの送信数をカウントする。 - 特許庁

When the mobile unit 10 moves from a macro cell #2 to the macro cell #1 to perform location registration, a guidance frequency data acquisition section 42 of the LMMS 40 acquires the guidance frequency data stored in the guidance frequency data storage section 41, and lets the mobile unit capture the frequency allocated to the femto cell #A, based on the guidance frequency data.例文帳に追加

移動機１０がマクロセル＃２からマクロセル＃１に移動し位置登録する際に、ＬＭＭＳ４０の誘導周波数データ取得部４２は誘導周波数データ記憶部４１に記憶しておいた誘導周波数データを取得し、当該誘導周波数データに基づいてフェルトセル＃Ａに割り当てられている周波数を前記移動機に捕捉させる。 - 特許庁

As for data read by input data scan processing of a node 201 of this system, a coordinate value is allocated to an effective cell by converting processing, the information of a coordinate, where the effective cell exists, is generated and the generated information of the coordinate, where the effective cell exists, is transmitted to data merging processing of an input data analytic processing node 202 by sending processing.例文帳に追加

ノード２０１の入力データスキャン処理により読み込んだデータは、変換処理により、有効セルに座標値が割り振られると共に、有効セルの存在する座標の情報を作成し、送付処理により、作成した有効セルの存在する座標の情報を入力データ解析処理ノード２０２のデータ併合処理に送信され。 - 特許庁

A semiconductor device has at least one memory block each including many memory cells each storing data, and a block state confirmation cell storing information indicating that up to what number of data bits in the memory cell the data is written; and a controller reading the data bits stored in the block state confirmation cell from the memory block.例文帳に追加

本発明は、データをそれぞれ保存する多数のメモリセルと、メモリセルにデータの何番目のビットまで記入されているかに関する情報を保存するブロック状態確認セルとをそれぞれ備える少なくとも一つのメモリブロック；ブロック状態確認セルに保存されたビットのみ、メモリブロックからデータを読み取るコントローラを備える半導体装置である。 - 特許庁

In the electron beam lithography method, aperture identification data for cell transfer are included in the data processed, in a process of adding an OPC pattern to a designed pattern or converting a designed pattern with an OPC pattern into the lithography data characteristic of the electron beam lithography system, by incorporating aperture data information for cell transfer in the process by applying a cell projection type electron beam lithography method.例文帳に追加

一括露光方式の電子ビーム描画方式を適用し、設計パタンにＯＰＣパタン付加する処理過程あるいはＯＰＣ付きの設計パタンを描画装置固有の描画データに変換する過程に、一括転写用アパーチャデータ情報を組み込み、上記過程で処理されたデータ内に一括転写用アパーチャ識別データを含ませる。 - 特許庁

This memory is equipped with; a memory cell 1 including ferroelectric capacitors 3a and 3b holding either one of data "1" and data "0"; and sense amplifiers 11 for discriminating the data "1" or "0" in accordance with a differential signal of data signals read out from the memory cell 1.例文帳に追加

このメモリは、データ「１」およびデータ「０」のいずれか一方のデータを保持する強誘電体キャパシタ３ａおよび３ｂを含むメモリセル１と、メモリセル１から読み出されるデータ信号の微分信号に基づいて、データ「１」または「０」の判別を行うセンスアンプ１１とを備えている。 - 特許庁

The data verification method includes a step for comparing a part of bits among the bits of data written into each memory cell with external data, and a step for verifying the remaining bits excluding the part of the bits in the memory cell of which the part of the bits coincide with the external data.例文帳に追加

上記データ検証方法は、それぞれのメモリセルに対して書込まれたデータのビットのうち、一部ビットを外部データと比較する段階、及び一部ビットと外部データとが互いに一致するメモリセルに対して一部ビットを除いた残りのビットを検証する段階を含む。 - 特許庁

This nonvolatile memory device includes a memory cell array equipped with a plurality of memory cells for storing program data respectively, a data scanning unit for detecting program data having a first value, and a programming unit for programming a memory cell corresponding to a result detected by the data scanning unit.例文帳に追加

ここに開示された不揮発性メモリ装置は、各々がプログラムデータを貯蔵する複数個のメモリセルを具備したメモリセルアレイ、第１値を有するプログラムデータを検出するデータスキャニング部、および前記データスキャニング部によって検出された結果に対応するメモリセルをプログラムするプログラム部を含む。 - 特許庁