「data-bit」に関連した英語例文の一覧と使い方(100ページ目) - Weblio英語例文検索

To provide a data transmitter-receiver which is improved in error correction performance, taking advantage of the reliability of determination at demodulation corresponding to bit mapping in higher order QAM.例文帳に追加

高次ＱＡＭでのビットマッピングに応じた復調時の判定信頼度を利用して誤り訂正能力を向上させたデータ送信装置・受信装置を提供することにある。 - 特許庁

To identify the boundary position of a fixed-length packet even though data without a byte boundary is transmitted when the device is connected to a simple serial line (bit a stream transmission line).例文帳に追加

単純なシリアル回線（ビット列伝送回線）と接続した場合にはバイト境界のないデータが伝送されるため、固定長パケットの境界位置を識別することができない。 - 特許庁

By counting the enable signal sinenb, the generator 30 decodes the above counter value and generates the write enable signal sdec[N-1:0] into an arbitrary bit in the parallel data dat[0]... to be output.例文帳に追加

生成部３０は、イネーブル信号sinenbをカウントしてこのカウント値をデコードし、出力対象となるパラレルデータdat[0]，・・・における任意ビットへの書き込みイネーブル信号sdec[N-1:0]を生成する。 - 特許庁

This data processor outputs remainder increase and decrease notification signals, that indicate the increase and decrease of remainder and consist of 1 bit from FIFO circuits 3441 and 3443 to an internal bus control circuit 32.例文帳に追加

ＦＩＦＯ回路３４４_1 ，３４４_3 から内部バス制御回路３４２に、残量の増減を示す各々１ビットの残量増加通知信号および残量減少通知信号を出力する。 - 特許庁

Then, a frequency of a clock supplied to the A/D converter 4 is a frequency of 1/2 channel bit frequency, amplitude information of a missed time is interpolated in a data interpolation circuit 100.例文帳に追加

このとき、Ａ／Ｄ変換器４に供給されるクロックはチャネルビット周波数の１／２の周波数であり、データ補間回路１００では欠落した時間の振幅情報を補間する。 - 特許庁

The pixel data of the first frame (reference frame) is stored in a unit A with multiple memory cells in a memory cell array unit 20a arranged in a straight binary form in a direction to which a bit line BL is extending.例文帳に追加

第１のフレーム（参照フレーム）の画素データを、メモリセルアレイ部２０ａの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＡに、ストレートバイナリの形式で記憶する。 - 特許庁

In the period of the detected stop bit, the equipment B serially transmits one frame of data onto the line 216 according to a basic clock (second clock) of a frequency higher than that of the frequency divided clock.例文帳に追加

検知されたストップビットの期間内に、Ｂ装置は、分周クロックより周波数の高い基本クロック（第２のクロック）に従って、１フレームのデータを通信線２１６上にシリアルに送信する。 - 特許庁

An arithmetic encoding section 21 applies arithmetic encoding to only an encoding object designated by an image quality control section 23 among encoded data BD received from the coefficient bit modeling section 20.例文帳に追加

算術符号化部２１は、係数ビットモデリング部２０から入力する符号化データＢＤのうち、画質制御部２３から指定された符号化対象のみを算術符号化する。 - 特許庁

To provide a TCP/IP communication relaying method that causes no failure in communication even if data conversion such as bit rate conversion is performed by a repeater of TCP/IP communication.例文帳に追加

ＴＣＰ／ＩＰ通信上の中継器において、ビットレート変換のようなデータの変換を行っても通信を破綻させないＴＣＰ／ＩＰ通信中継方法を提供すること。 - 特許庁

To make it possible to reduce encoder and decoder occupying periods for rate conversion dubbing processing by changing a dubbing method in accordance with a recording bit rate of AV data when rate conversion dubbing is carried out.例文帳に追加

レート変換ダビングする際に、ＡＶデータの記録ビットレートに応じてダビング方法を切り替えて、レート変換ダビング処理によるエンコーダ及びデコーダの占有期間を短縮可能とする。 - 特許庁

After the display adjustment, the timing control device changes the logic state of the data enable signal so that the timing control device can receive the primary color signal with its original display bit arrangement.例文帳に追加

表示調整の後に、タイミング制御装置が元の表示ビット配列を有する原色信号を受信できるように、タイミング制御装置はデータ・イネーブル信号の論理状態を変更する。 - 特許庁

A printer drive 5 on a host 1 checks the RAM size of the dam printer 3 and generates print data composed of a bit image having resolution and gradation depth matching the RAM size.例文帳に追加

ホスト１のプリンタドライバ５が、ダムプリンタ３のＲＡＭサイズを調べ、そのＲＡＭサイズに適合した解像度と階調深さをもったビットイメージからなる印刷データを作成する。 - 特許庁

On the basis of the result of confirmation, the measuring device 102 adopts the SETUP/HOLD time directly before the inputted data are no more written correctly as the SETUP/HOLD time of the bit.例文帳に追加

測定装置１０２は、その確認結果、入力したデータが正しく書き込まれなくなる直前のＳＥＴＵＰ／ＨＯＬＤ時間を、そのビットのＳＥＴＵＰ／ＨＯＬＤ時間とする。 - 特許庁

A plurality of kinds of data of 5-bit configuration are set by selectively fitting at least one plug 22 to plug fitting parts 12A1-12A8 in a setter body part 12.例文帳に追加

少なくとも一つのプラグ２２が設定器本体部１２におけるプラグ嵌合部１２Ａ１〜１２Ａ８に選択的に嵌合されることにより、５ビット構成のデータが複数種類設定されるもの。 - 特許庁

This semiconductor memory has memory cores of dividing a plurality of bit data of the same address into a plurality of memory cell blocks and storing them, a control circuit controlling it.例文帳に追加

同一アドレスの複数のビットデータを複数のメモリセルブロックに分散して記憶するためのメモリコアと、それを制御する制御回路とを有する半導体記憶装置が提供される。 - 特許庁

The step for reproducing the index includes a step for decoding the encrypted column by an FBI method; and a step for generating a bit map index by using the decoded data.例文帳に追加

インデックスを再生成する段階は、ＦＢＩ方法によって前記暗号化したカラムを復号化する段階と、前記復号化したデータを用いてビットマップインデックスを生成する段階とを含む。 - 特許庁

A code amount controller 22 performs data truncation on a code sequence having been sorted and bit shifted as shown in Fig.10 so that a desired noise reduction effect is achieved.例文帳に追加

符号量制御部２２は、図１０に示すように並べ替えおよびビットシフトが施された符号列に対して、所望のノイズ除去効果が得られるようにデータの切り捨てを行う。 - 特許庁

Thereby, a memory cell circuit is formed which includes one memory cell not subjected to writing as an object to write the complementary bit data with an unused memory cell which is newly used.例文帳に追加

これにより、新たに使用する未使用のメモリセルと共に相補のビットデータを書き込む対象として、未書き込みである１つのメモリセルが含まれるメモリセル回路が形成される。 - 特許庁

2D bit map image data as the rendering result are stored in a PROM if the PROM has room in a storage region (S5) for use in response to the occurrence of the error (S0).例文帳に追加

ＰＲＯＭの記憶領域に余裕があればレンダリング結果の２Ｄビットマップ画像データをＰＲＯＭに格納しておき（Ｓ５）、エラーの発生に応答してこれを利用する（Ｓ０）。 - 特許庁

To reduce a bit rate by appropriately conducting grouping of frequency data along a time direction or a frequency direction in audio signals of a plurality of channels and efficiently conducting coding.例文帳に追加

複数チャンネルのオーディオ信号において、周波数データの時間方向又は周波数方向のグループ分けを適切に行い、効率的に符号化してビットレートを低減すること。 - 特許庁

A plurality of compressing and encoding process parts 12a and 12b input the same video signal and compress and encode it to generate data streams with mutually different bit rates.例文帳に追加

一方、複数の圧縮符号化処理部１２ａおよび１２ｂは、同じ映像信号の入力を受けてこれらを圧縮符号化し、それぞれ異なるビットレートのデータストリームを生成する。 - 特許庁

In the memory cell /C, the relation between connection of a capacitor between the bit line /BL and the word line RWL and stored data is set oppositely to the relation in the memory cell C.例文帳に追加

メモリセル／Ｃにおいては、ビット線／ＢＬ及びワード線ＲＷＬ間のコンデンサの接続の有無と記憶データとの関係が上記メモリセルＣにおけるものと逆に設定されている。 - 特許庁

Then, by selecting a predetermined word line WLi, a change in the potential of the selected bit line BLj is read and detected at a reading circuit RC to judge data of "0" or "1".例文帳に追加

その後、所定のワード線ＷＬｉを選択することで選択されたビット線ＢＬｊの電位の変化を読み出し回路ＲＣで検出し、「０」もしくは「１」のデータを判定する。 - 特許庁

The selection signal is in an active state at the time of transition of the input data generated after the same logical state is maintained during bit sections more than the predetermined number to be maintained.例文帳に追加

前記選択信号は、所定の持続数以上のビット区間の間に同一の論理状態を持続した後に発生する前記入力データの遷移時点で活性化状態である。 - 特許庁

The accessory apparatus 3 of this invention converts the 1-bit form digital signal obtained from delta/sigma modulators 22, 23 into a modified recording signal adapted to the data format of the PCM signal.例文帳に追加

デルタ・シグマ変調器２２、２３から得られた１ビット形式ディジタル信号を付加装置３によってＰＣＭ信号のデータフォーマットに適合する変形記録信号に変換する。 - 特許庁

An error correction part 35 executes error correction by adding 1 to a bit equivalent to a pixel value of 0.5 with respect to each pixel value of the image data after being subjected to the image reduction processing.例文帳に追加

誤差補正部３５は、画像縮小処理後の画像データの各画素の値に対して、０．５の画素値に相当するビットに対して１を加算することにより誤差補正を行う。 - 特許庁

To speed up an image processing of a bit map image by adding edge detection information when printing data formed of PDL is rasterized so as to improve processing performance of a printing system.例文帳に追加

ＰＤＬからなる印刷データをラスタライズする際にエッジ検出情報を付加することでビットマップイメージの画像処理を高速化させ、印刷システムの処理性能を向上させる。 - 特許庁

To provide a rewriting method for data of a three dimensional optical memory element made in a glass by a super-short light pulse which can perform rewriting by enabling to move a generated bit.例文帳に追加

生成したビットを移動できるようになし、書き換えを可能にした、超短光パルスによりガラス中に作製した三次元光メモリー素子のデータの書き換え方法を提供する。 - 特許庁

This bit accurate optical drive determines the address of the data block stored on the disk (this address is determined from the wobbles embossed on the disk) and synthesizes the header information of the block.例文帳に追加

ディスク上に記憶されているデータブロックのアドレスを決定し（該アドレスはディスクにエンボス加工されたウォブルから決定される）、該ブロックのヘッダ情報を合成する、ビットアキュレートな光ドライブ。 - 特許庁

A video image transmitting device 41 makes a balanced serial signal contain a color number code of 4/8/16 bit widths identifying each pixel data and transmits the signal to a display device 45.例文帳に追加

映像送信装置４１が、各画素データを特定するための４／８／１６ビット幅の色番号コードを平衡型シリアル信号中に含ませてディスプレイ装置４５に送信する。 - 特許庁

The signal coder 12 eliminates dummy data inserted by a dummy signal elimination circuit 8, an encoder 4 applies re-coding to the signal and outputs a bit stream S11 the same as the original.例文帳に追加

信号符号化装置１２では、ダミー信号除去回路８により挿入されたダミーデータを除去し、エンコーダ４で再符号化して元と同じビットストリームＳ１１を出力する。 - 特許庁

A data processing circuit 32 decodes the internal impedance adjustment signal IMP-UD synchronously to an internal clock signal CLK, and generates a 5 bit output buffer drive signal BUFON<4:0>.例文帳に追加

データ処理回路３２は、内部インピーダンス調整信号ＩＭＰ＿ＵＤを内部クロック信号ＣＬＫに同期してデコードし、５ビットからなる出力バッファ駆動信号ＢＵＦＯＮ＜４：０＞を生成する。 - 特許庁

In one implementation, the bit address of violating sequences in a table is arranged at the beginning of the codeword, and the user data occupying the locations where the table entries are placed are moved into the locations of the violating sequences.例文帳に追加

実現例では、表の中の違反シーケンスのビットアドレスを符号語の初めに配置し、表項目が配置される位置を占めているユーザデータが違反シーケンスの位置に移動される。 - 特許庁

When the decoder 1 fails in the detection of the target data sink and carries out retry, an N bit shifter 8 inputs the sample signal SMP on the RAM 3 into the decoder 1 by shifting it by only a prescribed number of bits.例文帳に追加

デコーダ1が目標のデータシンクの検出に失敗してリトライを行う時、Ｎビットシフタ8がＲＡＭ3上のサンプル信号SMPを所定のビット数だけシフトしてデコーダ1へ入力する。 - 特許庁

On the other hand, when the digit of the highest order bit D3 is '0', the γ-correction switches 241-243 become in the ON state according to the data values of lower order bits D0-D2, and γ-correction is performed.例文帳に追加

一方、最上位ビットＤ３のデジットが“０”であれば、下位ビットＤ０〜Ｄ２のデータ値に応じてγ補正用スイッチ２４１〜２４３がオン状態となり、γ補正が行われる。 - 特許庁

Upon the receipt of the NAK (congestion) via a reception section 12, a file transfer control section 10 of a free transmission terminal 1 instructs a transmission section 11 to increase a stop bit length of data to be sent again.例文帳に追加

無手順端末１のファイル転送制御部１０は受信部１２を介してＮＡＫ（輻輳）を受信すると、再送するデータのストップビット長の増加を送信部１１に指示する。 - 特許庁

The time receiving apparatus includes a receiving circuit 4 for receiving a standard radio wave, and a time code acquisition means 22 for encoding time data received by the receiving circuit 4 for each bit.例文帳に追加

時刻受信装置は、標準電波を受信する受信回路４と、受信回路４で受信した時刻データを各ビット毎に符号化するタイムコード取得手段２２とを備える。 - 特許庁

To attain the reduction of the load of an MPU side or the simplification of software by maintaining storage data without any error even when any bit wash is not operated by an MPU.例文帳に追加

ＭＰＵがビットウォッシュを行わなくても記憶データを誤りのないものに維持しておくことができ、これによりＭＰＵ側の負担の軽減やソフトウェアの簡略化を図ることを可能とする。 - 特許庁

A recording amount and time by each picture in the coding unit of a video signal in compliance with the MPEG 2 are stored at recording and a bit rate for each picture is calculated on the basis of the data above.例文帳に追加

記録時にＭＰＥＧ２の映像信号の符号化単位であるピクチャ毎の記録量および時間を保持しておき、これらのデータからピクチャ毎のビットレートを算出する。 - 特許庁

Bit lines BL and write-word lines WWL through which a data write-in current is made to flow are arranged along respectively a short side direction and a long side direction of the tunnel magnetic resistance element TMR.例文帳に追加

データ書込電流が流されるビット線ＢＬおよびライトワード線ＷＷＬは、トンネル磁気抵抗素子ＴＭＲの短辺方向および長辺方向にそれぞれ沿って配置される。 - 特許庁

An AU rearrangement control part 60 executes an instruction to rearrange the sequence in bit streams of the encoded picture data so as not to disrupt a decoder buffer, based on the decoder buffer fill amount.例文帳に追加

ＡＵ並び換え制御部６０は、デコーダバッファ充足量に基づき、符号化されたピクチャデータのビットストリーム中での順序をデコーダバッファが破綻しないように並び換える指示を行う。 - 特許庁

Subsequently, by bit line current from a write drive circuit, a polarized spin electron in the same direction as the polarized spin of the fixed layer is injected into the free layer, and the writing is executed solely for data "1".例文帳に追加

次いで、書込ドライブ回路からのビット線電流により、固定層の偏極スピンと同一方向の偏極スピン電子を自由層に注入し、データ“１”のみの書込を実行する。 - 特許庁

The reading of such a polarization can be detected by utilizing the recording/reading head 40, and recording data in one bit region comprising the ferroelectric nanodots 32 can be read.例文帳に追加

このような分極状態の読み取りは、記録／読み取りヘッド４０を利用して検出でき、強誘電体ナノドット３２からなる１ビット領域の記録データを読み取ることが可能である。 - 特許庁

Data read out from the optical disk 3 are cached in the area 31 and a flag of a position corresponding to a sector read out from the optical disk 3 is set to "1" on a bit map in the information 30.例文帳に追加

光ディスク３から読み出したデータを領域３１にキャッシュし、情報３０内のビットマップにおいて、光ディスク３から読み出したセクタに対応する位置のフラグを「１」とする。 - 特許庁

The addition result of 2m+n-1 bits of the full adder 13 is held in a data latch circuit 14, and shifted to the right by one bit and returned to an input terminal B of the full adder 13.例文帳に追加

２ｍ＋ｎ−１ビットの全加算器１３の加算結果はデータラッチ回路１４に保持されると共に、１ビット右シフトされて全加算器１３の入力端子Ｂへ戻される。 - 特許庁