「data-bit」に関連した英語例文の一覧と使い方(97ページ目) - Weblio英語例文検索

Arithmetic equipment 105 executes the mod2 addition of data obtained by shifting arithmetic data stored in the part 101 to an MSB side by one bit with a generation polynomial coefficient which is stored in a generation polynomial storage part 103.例文帳に追加

演算器１０５にて、演算データ記憶部１０１に格納された演算データをＭＳＢ側に１ビットシフトさせたデータと、生成多項式記憶部１０３に格納された生成多項式の係数とのｍｏｄ２加算を行う。 - 特許庁

Thereby, the transistor Qn6 or Qn7 is turned on by the other side or one side of the bit lines being in a logic 'H' level, a data line of one side or the other side of data lines being in a logic 'L' level is dropped to ground potential at high speed.例文帳に追加

これにより、論理「Ｈ」レベルである他方または一方のビット線によりそれぞれトランジスタＱｎ６またはＱｎ７がオンとなり、論理「Ｌ」レベルである一方または他方のデータ線が接地電圧にまで高速に引き下げられる。 - 特許庁

An analyzing part 32 analyzes a bit stream 31 to be input, and makes a portion of analysis results a format of intermediate data being the same as the conventional one to output the analysis results to intermediate data 35, but supplies the other analysis results to a converting part 33.例文帳に追加

解析部３２は、入力されるビットストリーム３１を解析し、一部の解析結果は従来と同じ中間データの形式にして中間データ３５に出力するが、それ以外の解析結果は変換部３３に供給される。 - 特許庁

To provide a plotting method for realizing quick plotting by holding vector data for one screen on a buffer in a multi-band laser photo plotter and excluding any useless movement of a plotting part without bit map-developing the vector data.例文帳に追加

マルチバンド・レーザ・フォト・プロッタ内部のバッファ上に、１画面分のベクトルデータを保持し、前記ベクトルデータをビットマップ展開して描画することなく、描画部の無駄な動きを排除し、高速な描画を可能とする、描画方法を提供する。 - 特許庁

When the data type is the PES- VIDE or PES-AUDIO, a full/partial flag is recorded on the fourth bit from the MSB side of the SB header, and a continuity count value showing the continuity of the SB of the same data type is recorded on the four bits on the LSB side following the full/partial flag.例文帳に追加

データタイプがPES-VIDEOまたはPES-AUDIOである場合、ＳＢヘッダのMSB側から４ビット目にはFull/Partialフラグが記録され、それに続くLSB側の４ビットには、同一のデータタイプのＳＢの連続性を示すコンティニティカウント値が記録される。 - 特許庁

Whenever the mother substrate 2A is replaced, nozzle data showing the position of the usable nozzle is created and 18-bit using nozzle data showing the position of the nozzles used continuously is prepared.例文帳に追加

そして、マザー基板２Ａが取り替えられた毎に、使用可能なノズルの位置を示すノズルデータを作成し、そのノズルデータに基づいて、１８個の連続した使用可能なノズルの位置を示す１８ビットの使用ノズルデータを作成するようにした。 - 特許庁

The order of subframes is set to be different for each group having multiple pixel rows, and a data writing period of each group having the multiple pixel rows is set to be shorter than a data holding period of a subframe which corresponds to the least significant bit.例文帳に追加

複数の行の画素を有する集合毎にサブフレームの出現順序を異ならせ、該複数の行の画素を有する集合の各々の書き込み期間が最下位ビットに相当するサブフレームの保持期間より短くなるようにする。 - 特許庁

The sub-program successively generates vectors defined in a closed region in an-dimensional space according to the encryption key and generates cipher data by performing a logical operation between original text data and the generated vectors by the unit of bit.例文帳に追加

副プログラムは暗号化キーに従って、ｎ次元の空間の閉領域内に定義されたベクトルを逐次的に生成し、原文データと前記生成されたベクトルとの論理演算をビット単位で行って暗号文データを生成する。 - 特許庁

The bit reproducing method of an asymmetric data channel in which data are demodulated by a demodulator includes the step of detecting the runlength violation before demodulation and the step of correcting the detected runlength violation before the demodulation.例文帳に追加

本発明によると、データが復調器により復調される非対称データチャネルのビット再生方法において、復調前に、ランレングス違反を検出するステップと、復調前に、検出したランレングス違反を訂正するステップとを有する。 - 特許庁

Packet-0 error detection software continuously receives teletext data from a teletext signal restoration device 13, detects whether or not a two-bit error occurs in teletext data of packet 0 and transmits error information Er if detected.例文帳に追加

パケット０エラー検出ソフトウェア４２は、テレテキスト信号復元装置１３からのテレテキストデータを連続して受けて、パケット０のテレテキストデータに２ビットエラーが生じたか否かを検出し、その検出時にエラー情報Ｅｒを送信する。 - 特許庁

A turbo decoder 6 compares a present data in repeated decoding processings with a previous data and outputs unmatched information, such as unmatched bit number, etc., and sends it to a terminal I/F section 7 and packet flow/resending control section 10.例文帳に追加

ターボデコーダ６では、繰り返し復号処理における今回のデータと前回のデータとを比較して不一致となるビット数等の不一致情報を出力し、端末Ｉ／Ｆ部７及びパケットフロー・再送制御部１０に送る。 - 特許庁

The inband signal insertion/branching block 22 extracts a part held by the marks 113 from a bit string of data of the regular packet 112 and restores the regular packet 112 to a data string at an original state without insertion on the receiving side.例文帳に追加

インバンド信号挿入／分岐ブロック２２は受信側において、マーク１１３ではさまれた部分を通常のパケット１１２のデータのビット列から抜き取り、通常のパケット１１２を挿入のなかった元の状態のデータ列に再生する。 - 特許庁

A transmission data creation section 14 creates a fixed symbol pattern from a bit string to be transmitted so as to approximately fix an amplitude of each symbol point and when measuring a transmission output, transmits data to a transmission section 12 in the fixed symbol pattern.例文帳に追加

送信データ作成部１４では、送信するビット列により、各シンボル点の振幅がほぼ一定となるように固定のシンボルパターンを作成し、送信出力測定時にはこのパターンで送信部１２にデータ送信を行う。 - 特許庁

To correct the contour of a character or the like and paired dots in the peripheral area of the contour in the image data processing unit, where image quality is enhanced by correcting a jaggy contour of image data expanded in a bit map.例文帳に追加

ビットマップに展開の画像データに対して輪郭線のジャギーを補正して画質の向上を図る画像データ処理装置の、文字などの輪郭線の補正と同時に輪郭線の周辺領域の対ドット補正を可能とする。 - 特許庁

Data to be stored are stored in a pair of memory cells by complementary data and a pair of these memory cells are connected to a pair of bit lines BL and /BL connected to a common sense amplifier SA in response to the selection of a word line WL.例文帳に追加

記憶すべきデータを相補データで１対のメモリセルに記憶し、その１対のメモリセルが、ワード線WLの選択に応答して共通のセンスアンプSAに接続される１対のビット線BL、/BLに接続されるように構成することを特徴とする。 - 特許庁

A comparator CMP compares ones of (n) input data 1 with one another only once for the first time so as to select (i) (n>=i) input data in the descending order of values, and one-bit comparison results, i.e. comparison results of (n-1) bits are found.例文帳に追加

ｎ個の入力データのうち、値の大きいほうからi（n>=i）個選択するために、データ１個毎に、最初の１回だけ各データの大小の比較を比較器CMPで行い、それぞれ１ビットの比較結果、合計（n-1）ビットの比較結果を求める。 - 特許庁

A split point deciding means 107 calculates the position for splitting the data of the terminal (split point) based on transfer speed and bit rate, and the data on and after the split point are deleted to assure the remaining capacity of the memory 103 of the terminal 101.例文帳に追加

分割ポイント決定手段１０７が転送速度やビットレートから端末のデータを分割する位置（分割ポイント）を算出し、分割ポイント以降のデータを削除することで端末１０１のメモリ１０３の空き容量を確保する。 - 特許庁

Then each bit (digit) value of the divided data is extracted (S102), the extracted values are arranged in a prescribed sequence such as G8, R8, B8, G7, R7, B7, G6, R6 (S103), and the monochrome image is displayed in data in 8-bits arranged in this way (S104).例文帳に追加

そして分級したデータの各ビット（桁）の値を抽出し（Ｓ１０２）、抽出した値を所定の順序、例えばＧ８，Ｒ８，Ｂ８，Ｇ７，Ｒ７，Ｂ７，Ｇ６，Ｒ６となるように配列し（Ｓ１０３）、配列した８ビットのデータにてモノクローム画像を示す（Ｓ１０４）。 - 特許庁

In the case of reverse reproduction, a buffer management section 110 supplies only data of a required frame for data decoding from the bit buffer 102 to a decoding section 105 on the basis of the head address of each frame stored in the address storage section 106.例文帳に追加

逆再生時には、バッファ管理部１１０が、前記アドレス保持部１０６に記憶された各フレームの先頭アドレスに基いて、データデコードに必要なフレームのデータのみをビットバッファ１０２からデコード部１０５に供給する。 - 特許庁

A multiplex bit control section 108 segments the transmission sub-frame outputted from the bit rearrangement section 105 by a length in response to a permissible frequency band when a multiplexer section 109 multiplexes the transmission sub-frame onto a transmission frame, and rewrites the valid data length stored to the transmission sub- frame accordingly.例文帳に追加

多重ビット制御部１０８は、は、多重化部１０９が伝送サブフレームを伝送フレームに多重する際に、ビット並替え部１０５から出力される伝送サブフレームを、許容帯域に応じた長さで切り取り、それに応じてその伝送サブフレームに格納されている有効データ長を書き換える。 - 特許庁

To provide moving video encoding/transmission controller and control method in which a peak bit rate can be suppressed from the outside of an encoder, very simple arrangement is required for implementation, and encoded data can be outputted at a bit rate conforming to a regulation.例文帳に追加

ピークビットレートを符号化装置の外部から抑制することができ、かつ非常に簡易な構成および方法で実現し、規格に準拠したビットレートで符号化データを出力することのできる動画符号化伝送制御装置および動画符号化伝送制御方法を提供すること。 - 特許庁

The shift register 23 successively stores serial data DI according to the clock CK, and when the stored start bit S reaches the uppermost bit of the shift register 23, output of the AND circuit 25 is masked by an OR circuit 26, and the supply of the clock CK to the shift register 23 is checked.例文帳に追加

シフトレジスタ２３は、クロックＣＫに従ってシリアルデータＤＩを順次格納し、格納されたスタートビットＳがシフトレジスタ２３の最上位ビットに達すると、ＯＲ回路２６によりＡＮＤ回路２５の出力がマスクされ、シフトレジスタ２３に対するクロックＣＫの供給が阻止される。 - 特許庁

Each node can transmit/ receive the packet in cycle time T and, cycle time T is divided to high-speed and low-speed packet areas, and the high-speed bit rate nodes 4 and 5 and low-speed bit rate nodes 3 and 6 connected by the data line 1 can be communicated only in the respectively allocated areas.例文帳に追加

各ノードはサイクルタイムＴでパケットの送受信が可能で、サイクルタイムＴが高速パケット域と低速パケット域とに分けられ、データライン１によって接続された高速ビットレートノード４，５および低速ビットレートノード３，６はそれぞれに割り当てられたパケット域でのみ通信可能である。 - 特許庁

The ECC circuit 103 executes encoding processing and decoding processing in parallel in 8 bits wherein 4224 bits being 8 times 528 bits used for a unit of writing and reading applied to one memory cell area 101j are adopted for an information bit length and one check bit ECC in 40 bits are assigned to the data.例文帳に追加

ＥＣＣ回路１０３は、１つのメモリセルエリア１０１ｊに対する書き込み及び読み出しの単位となる５２８ビットの８倍の４２２４ビットを情報ビット長として１つの４０ビットの検査ビットＥＣＣを割り当て、符号化処理及び復号処理を８ビットで並列に実行する。 - 特許庁

A moving picture coding means 101 encodes input picture data with a quantization width Qj from a mean bit rate adjustment means 103 and outputs a code quantity Sj to a picture group complicated degree calculation computer 104, a mean complicated degree calculation means 105, and the mean bit rate adjustment means 103.例文帳に追加

動画像符号化手段１０１により入力画像データを平均ビットレート調整手段１０３からの量子化幅Ｑj で符号化して、符号量Ｓj をピクチャ群複雑度計算手段１０４と、平均複雑度計算手段１０５と、平均ビットレート調整手段１０３とに出力する。 - 特許庁

Read sections (S/Am-1, S/Am, S/Am+1) simultaneously select a plurality of word lines (WL0 to WL15) in discrimination of the block (BLK), and read logical product of data of a plurality of second memory cells sharing respective bit lines (BLm-1, BLm, BLm+1) via the respective bit lines.例文帳に追加

読み出し部（Ｓ／Ａｍ−１、Ｓ／Ａｍ、Ｓ／Ａｍ＋１）は、ブロック（ＢＬＫ）の判別時に、複数のワード線（ＷＬ０〜ＷＬ１５）を同時に選択し、各ビット線（ＢＬｍ−１、ＢＬｍ、ＢＬｍ＋１）を共有する複数の第２のメモリセルのデータの論理積を各ビット線を介して読み出す。 - 特許庁

This RAM is provided with memory cells in which each output of two inverters INV1, INV2 are made an input of the other inverter mutually, while which are connected to bit lines through selection transistors Q3, Q4, and a pre-charge circuit 30 pre-charging bit lines previously at the time of read-out of data.例文帳に追加

２つのインバータＩＮＶ１，ＩＮＶ２の出力が互いの他のインバータの入力となるとともに選択トランジスタＱ３，Ｑ４を介してビット線と接続されたメモリセル、および、データ読み出しに際し予めビット線をプリチャージするプリチャージ回路３０を具備している。 - 特許庁

A VI judge 19 sets an invalid level range of an intermediate of "1" and "0" with regard to the level of the detection signal components for extracting the CDCSS, and generates a VI judging data that the detection signal components for extracting the CDCSS have judged that the bit is invalid "1" for a bit term in the invalid level range.例文帳に追加

ＶＩ判定部１９は、ＣＤＣＳＳ抽出用検波信号成分のレベルについて”１”，”０”の中間の無効レベル範囲を設定し、ＣＤＣＳＳ抽出用検波信号成分が無効レベル範囲にあるビット期間のビットは無効”１”と判定したＶＩ判定データを生成する。 - 特許庁

Also, while a second signal train comprising the data bit group of two or more digits indicating the rotation amount of a detection object is changed in either increasing or decreasing direction, when the bits of the lower orders are not changed while the N-th bit of the signal train is changed for two or more times, the abnormality is judged.例文帳に追加

また、検出対象の回転量を表す複数桁のデータビット群からなる第２の信号列が増減いずれかの一方向に変化しているときに、この信号列のＮビット目が２回以上変化する間に、それより下位のビットに変化がなければ、異常と判定する。 - 特許庁

A write-current waveform control circuit 24 generates a write word line drive signal WWLDRV, write word line synch- signal WWLSNK, write bit line drive signal WBLDRV, and a write bit line synch-signal WBLSNK based on this setting data.例文帳に追加

書き込み電流波形制御回路２４は、この設定データに基づいて、書き込みワード線ドライブ信号ＷＷＬＤＲＶ、書き込みワード線シンク信号ＷＷＬＳＮＫ、書き込みビット線ドライブ信号ＷＢＬＤＲＶ及び書き込みビット線シンク信号ＷＢＬＳＮＫを生成する。 - 特許庁

Each charge circuit 50 precharges only a bit line pair BL/BLB of a selection target to be selected by the address AD to a VDD level on the basis of the precharge signal RPC, and charges the bit line pair BL/BLB to maintain a potential VDD-x lower than the VDD level after the data read or write operation.例文帳に追加

各チャージ回路５０は、データの読み出し時において、アドレスADにより選択される選択対象のビット線対BL/BLBのみを、プリチャージ信号RPCに基づいてVDDレベルへプリチャージし、データの読み出し動作又はデータの書き込み動作後にビット線対BL/BLBを、VDDレベルよりも低い電位VDD-xを維持するようにチャージする。 - 特許庁

In this nonvolatile semiconductor memory device, a memory string connecting in series a plurality of storage elements MT101 to MT116 that can electrically write and delete the data is connected between the first and second common lines (bit line connected to the memory string and the adjacent bit line).例文帳に追加

電気的にデータの書き込みおよび消去が可能な記憶素子ＭＴ１０１〜ＭＴ１１６が複数個直列に接続されたメモリストリングが、第１および第２の共通線（当該メモリストリングが接続されたビット線と、隣のビット線）の間に接続された不揮発性半導体記憶装置である。 - 特許庁

A 16-bit shift register for blue color 33 to which blue-color data signal is inputted is provided inside a G control circuit 29 in an RG-three- color LED display module electrically independently of an NPN driver 30, a latch circuit 31 and a 16-bit shift register for green color 32.例文帳に追加

ＲＧ３色ＬＥＤ表示モジュールにおけるＧ制御回路２９の内部に、青色データ信号BDATAが入力される青色用１６ビットシフトレジスタ３３を、ＮＰＮドライバ３０,ラッチ回路３１及び緑色用１６ビットシフトレジスタ３２とは電気的に独立して設けている。 - 特許庁

The method includes sampling the luminance data of part of pixels in an image to identify the image as being of a particular image type, selecting a bit plane of the image based on the identified image type, and converting the image to a monochrome image using the selected bit plane.例文帳に追加

画像におけるピクセルの一部の輝度データをサンプルし画像が特定の画像タイプであることを特定すること、特定された画像タイプに基づき画像のビットプレーンを選択すること、および選択されたビットプレーンを用いて画像を白黒画像に変換することを含む。 - 特許庁

A determination part compares an output pattern of the phase comparison signals LAG(n), LEAD(n) corresponding to each bit of a detection data pattern with a predetermined comparison object pattern, and determine whether one bit of the equalization signal EQDATA is longer or shorter than one cycle of a sampling clock CK based on whether the output pattern is matched with the comparison object pattern.例文帳に追加

判定部は、検出データパターンの各ビットに対応する位相比較信号ＬＡＧ（ｎ），ＬＥＡＤ（ｎ）の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、等化信号ＥＱＤＡＴＡの１ビットがサンプリングクロックＣＫの１周期よりも長いか短いかを判定する。 - 特許庁

The image transmission method transmits a shape coded bit stream 61B that is obtained by coding a shape signal denoting a display image by binary information as a binary coded signal corresponding to the binary image signal and a shape identifier 602 that includes only the shape coded bit stream as display data.例文帳に追加

２値画像信号に対応する２値符号化信号として、表示画像を２値情報により示す形状信号を符号化して得られる形状符号化ビット列６１Ｂ、及び表示データとして形状符号化ビット列のみを含むことを示す形状識別子６０２を伝送する。 - 特許庁

An FBI generator 131 executes a calculating process, based on the phase difference and the amplitude difference, generates an amplitude control bit and first and second phase control bits, adds a third phase control bit generated by the generator 150 to the bits and generates the FBI data.例文帳に追加

ＦＢＩ生成部１３１は、上記位相差および振幅差に基づく演算処理を実施して、振幅制御ビット、および第１と第２の位相制御ビットを生成し、これにランダムビット生成部１５０にて生成した第３の位相制御ビットを加えてＦＢＩデータを生成するようにしたものである。 - 特許庁

A bit string constituting the synchronization marker is set to be a value different from a bit string generated by the transmission unit 50 or a receiving unit 60 when a muting function is invoked in the transmission unit 50 or in the receiving unit 60 which receives the data transmitted from the transmission unit 50, which converges into zero.例文帳に追加

同期マーカを構成するビット列は、送信部５０または当該送信部５０から送信されるデータを受信する受信部６０でミュート機能が発動されたときに送信部５０または受信部６０で生成されるゼロに収束していくビット列と異なる値となるように設定される。 - 特許庁

The nonvolatile memory element is provided with a string selection transistor, a plurality of memory transistors and a ground selection transistor between a bit line and a common source line, and is capable of erasing data in the plurality of memory transistors by applying an erasing voltage to the bit line or the common source line.例文帳に追加

本発明は、ビットラインと共通ソースラインとの間にストリング選択トランジスタ、複数のメモリトランジスタ及び接地選択トランジスタを備え、ビットラインまたは共通ソースラインに消去電圧を印加して、複数のメモリトランジスタのデータを消去できる不揮発性メモリ素子である。 - 特許庁

The electronic program guide using the entire screen has a background for constituting a portion other than a column showing contents of programs, channels and time on the basis of one screen or a plurality of bit maps, and exchanges bit map data 5 having different designs in the background on the basis of a viewing time.例文帳に追加

画面全体を使う電子番組表で、番組内容とチャンネルと時間を表示する欄以外の部分を1画面または複数のビットマップをもとに構成する背景を有し、視聴している時間をもとに前記背景のデザインの違うビットマップデータ５を交換する。 - 特許庁

In a read operation, the memory controller reads sector bit map values stored in the memory area, indicated by a pointer, and selectively reads at least one sector among many sectors forming a page of an external nonvolatile memory based on the read sector bit map values by a random data output operation.例文帳に追加

メモリコントローラは、読み取り動作時、ポインタが指示するメモリ領域に保存されたセクタビットマップ値を読み取り、該読み取られたセクタビットマップ値に基づいて外部の不揮発性メモリのページを構成する多数のセクタのうち、少なくとも一つのセクタをランダムデータ出力動作で選択的に読み取る。 - 特許庁

To generate a secondary code bit stream with little image quality deterioration by distributing a code quantity in a optimum picture so as to uniformize the image quality in the case of applying re-coding to a primary coding bit stream where image data before compression coding are not in existence.例文帳に追加

圧縮符号化される以前の画像データが存在しない１次符号化ビットストリームについて再符号化を行う場合に、画質が均一になるような最適なピクチャー内符号量配分を行い、画質劣化の少ない２次符号化ビットストリーム作成することを可能とする。 - 特許庁

The number of memory cells connected to a bit line can be decreased by reversing and outputting logic of the stored data in a bit line and in a row block unit, even if an off-leak current of the memory cell is increased, an off-leak current is decreased and the storage capacity can be made larger.例文帳に追加

ビット線かつロウブロック単位で記憶データの論理を反転出力させることで、ビット線に接続されるメモリセルの数を少なくすることが可能となり、メモリセル単体のオフリーク電流が増加してもビット線のオフリーク電流を少なくし、記憶容量の大規模化が容易に実現可能となる。 - 特許庁

In order to simply, effectively, and efficiently reduce influences by rounding error, in processing for converting 10 bit data into 8 bit for compression processing of an input signal, "round-down" and "round-up" are performed by turns to prevent correlation from occurring in a time axis direction.例文帳に追加

簡易的で効果的かつ効率的に丸め誤差による影響を軽減させる為に、入力信号の圧縮処理のために１０ビットデータを８ビットに変換する処理に於いて「切り捨て」と「切り上げ」を交互に施し、時間軸方向で相関性が出ないようにする。 - 特許庁

When data are read out, a bit line potential VBL is larger than a source line potential VSL, and a word line potential VWL_s of a selection cell MC_s is larger than the bit line potential VBL, and a word line potential VWL_us of a non-selection cell MC_us is smaller than the source line potential VSL.例文帳に追加

データの読み出し時、ビット線電位ＶＢＬはソース線電位ＶＳＬより大きく、選択セルＭＣ＿ｓのワード線電位ＶＷＬ＿ｓは、ビット線電位ＶＢＬより大きく、非選択セルＭＣ＿ｕｓのワード線電位ＶＷＬ＿ｕｓは、ソース線電位ＶＳＬより小さい。 - 特許庁