「data-bit」に関連した英語例文の一覧と使い方(95ページ目) - Weblio英語例文検索

After that, the prescribed data are written in a memory cell selected by the activated word line, after data before a value of the prescribed data is decided are read out to each sense amplifier SA00-SA33 from a selected memory cell through a bit line BL(m), the sense amplifiers SA00-SA33 are activated.例文帳に追加

その後、活性化したワード線により選択されたメモリセルに所定データを書き込み、所定データの値が確定する前の確定前データを、選択されたメモリセルからビット線ＢＬ（ｍ）を通して各センスアンプＳＡ００〜ＳＡ３３に読み出した後、該センスアンプＳＡ００〜ＳＡ３３を活性化する。 - 特許庁

The K2-branch tree arithmetic section 107 applies the 4-branch tree arithmetic operation to the 16-sets of data (each of data consisting of 8 bits) on the basis of a bit plane represented by the source register B and stores the result to a destination register selected by an arithmetic data selection section 108.例文帳に追加

ここで、ｋ^2分木演算部１０７は、ソースレジスタＡに記憶されている１６個のデータ（各データは８ビット）において、ソースレジスタＢで示されるビットプレーンに対する４分木演算を行い、その結果を、演算データ選択部１０８が選択肢、デスティネーションレジスタに格納する。 - 特許庁

To allow appropriate content data to be automatically selected depending on operation environment when a recording medium is reproduced, in which a plurality of content data having the same content are recorded as data encoded in different bit rates, so that reproduction is performed appropriately for a user.例文帳に追加

同一内容のコンテンツデータが、異なるビットレートで符号化されたデータとして複数記録されている記録媒体に対して再生を行う際に、動作環境に応じて自動的に適切なコンテンツデータが選択され、ユーザーにとって適切な再生動作が行われるようにする。 - 特許庁

Data are distributed among the channels of the asynchronous data subscriber loop (ADSL) communications system in accordance with an adaptive algorithm which from time to time measures the signal to noise ratio of the various channels and finds a margin for each channel dependent on achievement (where possible) of a given bit error rate and a desired data transmission rate.例文帳に追加

種々のチャンネルの信号対ノイズ比を時々測定し、所定のビット誤り率及び所望のデータ伝送レートの（可能な）実現性に依存して各チャンネルに関するマージンを求める適応アルゴリズムに従って、非同期データ加入者ループ（ADSL）通信システムのチャンネル間にデータを分配する。 - 特許庁

A line width control section 3 receives the line width control information S1 as a input, and ORs an initial value of N-bit data equal to the number of divisions of the current pixel and (N-1) data bits to generate image data being fine divisions of the target pixel.例文帳に追加

線幅制御部３は、線幅制御情報Ｓ１を入力として受け、線幅情報から時分割クロックを用いて現画素の前記分割数と同じＮビットデータの初期値と（Ｎ−１）個のデータビットの論理和をとり、注目画素を細分化した画像データを生成する。 - 特許庁

A directory information restoration circuit 115 extracts directory information from memory block data and inserted ECCs, executes an ECC check on every data word and a parity check on the directory information, and according to the results, executes a one-bit correction in one data word in the memory block.例文帳に追加

ディレクトリ情報復元回路１１５は、メモリブロックデータおよび盛り込み済ＥＣＣからディレクトリ情報を抽出し、データワード毎のＥＣＣチェックおよびディレクトリ情報のパリティチェックを行い、この結果に従ってメモリブロック内の１データワードにおける１ビット訂正を行う。 - 特許庁

The ADRC coding circuit 103 based on the data on the division from the block shuffle circuit 102 selects a threshold value to decide the assignment of a bit number to the data so that the information quantity of the data produced for a prescribed period through coding is a prescribed value or below.例文帳に追加

ＡＤＲＣ符号化回路１０３は、ブロックシャッフル回路１０２から分割して供給されるデータを基に、符号化によって所定の期間に発生する情報量が所定の値以下になるように、データに対するビット数の割り当てを決定する閾値を選択する。 - 特許庁

The system is provided with the multi-media server for storing and outputting a data stream with a high bit rate which is typical in picture information and the client of CSS which has a function for requesting the output of the data stream to the multi-media server, storing the received data stream and simultaneously displaying it.例文帳に追加

画像情報に代表される高いビットレートのデータストリームを蓄積・出力するマルチメディアサーバと、マルチメディアサーバに対してデータストリームの出力を要求し、受信したデータストリームを蓄積すると同時に表示する機能を有するＣＳＳのクライアントとを備える。 - 特許庁

In drawing 7 (A), a PR4 decode part receiving the input of data to which a sync pattern H1'01011111111110000' or a sync pattern H1''million' is added, calculates the exclusive OR of input data and the data delayed 2 bits and a sync detecting part detects the head of the packet by detecting a bit string '001000000001100'.例文帳に追加

図７（Ａ）のシンクパターンＨ１"01011111111110000"か、シンクパターンＨ１´"10100000000001111"が付加されたデータの入力を受けたＰＲ４デコード部は、入力データと２ビット遅延させたデータとの排他的論理和を算出し、シンク検出部は、ビット列"001000000001100"を検出することにより、パケットの先頭を検出する。 - 特許庁

Furthermore, the failure analysis system extracts the fail bit map image data from the first image data storage area 32 or the second image data storage area 34, merges it, and displays it on a display part 44, on the basis of instruction from a user for a display format and/or a display area.例文帳に追加

さらに、不良解析システムは、ユーザからの表示形式及び／又は表示領域の指示に基づいて、第１画像データ記憶領域３２又は第２画像データ記憶領域３４からフェイルビットマップ画像データを抽出して結合し、表示部４４に表示する。 - 特許庁

When such reproduction and display are performed, displayed data in a BMP (bit map data) format of a frame that has been already reproduced and displayed are stored as still picture data for only a plurality of frames located at a returning side in time series from a frame that is actually reproduced and displayed in a cache memory 36.例文帳に追加

かかる表示再生が行われた際に、既に表示再生が行われたフレームのＢＭＰ形式の表示データを、現に表示再生されているフレームから時系列的に戻し側に位置する複数のフレーム分だけ静止画データとしてキャッシュメモリ３６に格納する。 - 特許庁

When 8 bit attribute data of 32×32 is encoded for one pixel, a variable i is set at 7 as an initial value (S604), eight attribute data is inputted (S605), and the data of 8 bits collecting the bits i is generated and outputted to a reversible encoding section (S606) thus performing encoding.例文帳に追加

１画素に対して８ビットの属性データを３２×３２個分符号化する場合、初期値として変数ｉに７をセットし（Ｓ６０４）、８個の属性データを入力し（Ｓ６０５）、ビットｉをまとめた８ビットのデータを生成し、可逆符号化部に出力する（Ｓ６０６）ことで、符号化を行なわせる。 - 特許庁

When output of image data stored in the secondary storage unit is designated (Yes at S405), image data stored in the secondary storage unit is read out and written in a primary storage unit (S407) and then converted into raster bit map data (S408) and outputted to a print section (S409).例文帳に追加

その後、２次記憶装置に格納されている画像データを出力すべき旨の指示を受けたとき（Ｓ４０５でＹｅｓ）、２次記憶装置に格納されている画像データを読み出して１次記憶装置に書きこみ（Ｓ４０７）、ラスタービットマップデータに変換して（Ｓ４０８）印刷部へ出力する（Ｓ４０９）。 - 特許庁

To solve a problem of a conventional receiver that cannot identify an error of a sole bit of data with regard to either a generated clock signal or a sampled data signal in an efficient manner while the conventional receiver can identify a disruption in incoming data, for example, resulting from a break in the transmission line.例文帳に追加

従来の受信器は、転送路の遮断等から入ってくるデータの中断を認識することができる一方、生成されたクロック信号又はサンプリングされたデータ信号に関して、効率的な方法でデータの単一ビットのエラーを認識することができない。 - 特許庁

In the transfer of data from a reading channel processor 13 to a demodulation part 14, decoding data is set to be a six channel parallel being the lowest common multiple of both data and an address and a clock whose frequency is divided into six is used so that a bit unit convenient for the address as well as is obtained in the demodulation part 14.例文帳に追加

リードチャネルプロセッサ１３から復調部１４へのデータの転送を、復調部１４にとってアドレス、データのどちらにも都合が良いビット単位になるように、復号データについては両方の最小公倍数である６チャネルパラレルとし、クロックについては６分周クロックとする。 - 特許庁

Data is distributed among channels of an asynchronous data subscriber loop (ADSL) communications system in accordance with an adaptive algorithm which from time to time measures a signal to noise ratio of various channels and finds a margin for each channel dependent on achievement (where possible) of a given bit error rate and a desired data transmission rate.例文帳に追加

種々のチャンネルの信号対ノイズ比を時々測定し、所定のビット誤り率及び所望のデータ伝送レートの（可能な）実現性に依存して各チャンネルに関するマージンを求める適応アルゴリズムに従って、非同期データ加入者ループ（ADSL）通信システムのチャンネル間にデータを分配する。 - 特許庁

An embedding processing section 105 selects embedding data, corresponding to a received coefficient block and a bit value of input data from an embedding data table stored in a table storage section 104, by generating a new block, where the total code length of the block is unchanged for embedding other information.例文帳に追加

埋込処理部１０５は、受け取った係数ブロックと入力データのビット値とに対応する埋め込みデータを、テーブル記憶部１０４が記憶している埋め込みデータテーブルから選択し、ブロックの総符号長が変わらない新たなブロックを生成することにより、他の情報を埋め込む。 - 特許庁

Based upon specified size and a bit rate at which the frame data are inputted to the decoding destination, the delay time min_delay showing the delay time from the start of input of the frame data at the decoding destination to decoding is calculated for respective frame data to be processed.例文帳に追加

処理対象のフレームデータの各々について、特定したサイズと、復号先に当該フレームデータが入力されるビットレートとを基に、復号先で当該フレームデータの入力を開始してから復号に供するまでの遅延時間を示す上記遅延時間ｍｉｎ＿ｄｅｌａｙを算出する。 - 特許庁

Since FF (hexadecimal) data or 00 (hexadecimal) data are alternately transmitted to respective controllers every time the main controller 90 executes a main processing, for instance when the data are supposed to be FF (hexadecimal) but they are not (one bit is 0, for instance), it is judged that the transmission route is disconnected.例文帳に追加

メイン制御装置９０がメイン処理を１回実行する毎にＦＦ（１６進）データまたは００（１６進）データが交互に各制御装置に送信されるので、例えばＦＦ（１６進）のはずがそうでなければ（例えば１ビットが０なら）、伝送経路が断線していることが判る。 - 特許庁

When the position where the assumed error detection code coincides with the calculated error detection code calculated based on the assumed transmitted data exists, the position is judged as the final bit position and when no coincident position exists, no piece of transmission data is judged to exist or an error is judged to exist in the received frame data.例文帳に追加

仮定した誤り検出符号と、仮定した送信データに基づき算出した誤り検出符号とが一致する位置がある場合、その位置を最終ビット位置と判定し、一致する位置がない場合、送信データがない、または受信したフレーム・データに誤りがあるものと判定する。 - 特許庁

Data are distributed among channels of an asynchronous data subscriber loop (ADSL) communication system in accordance with an adaptive algorithm which from time to time measures a signal-to-noise-ratio of the various channels and determines a margin for each channel dependent on achievement (where possible) of a given bit error rate and a desired data transmission rate.例文帳に追加

種々のチャンネルの信号対ノイズ比を時々測定し、所定のビット誤り率及び所望のデータ伝送レートの（可能な）実現性に依存して各チャンネルに関するマージンを求める適応アルゴリズムに従って、非同期データ加入者ループ（ADSL）通信システムのチャンネル間にデータを分配する。 - 特許庁

Devices having the disks of zone bit recording(ZBR) system are used for disk storage devices 12-1 to 12-5, a storage area for data to be originally stored is arranged on the outer peripheral side of disk and a storage area on a disk for redundant data is arranged on the inner peripheral side of disk than the storage area for such data.例文帳に追加

ディスク記憶装置１２−１〜１２−５にゾーン・ビット・レコーディング方式のディスクを有するものを使用し、本来記憶すべきデータの記憶領域をディスクの外周側、冗長データのディスクにおける記憶領域をそのデータの記憶領域よりディスクの内周側に配置する。 - 特許庁

In operation processing of an image accumulation control part which a digital copying machine has, a data bus switching bit is set to 1 (S502) after setting an erase starting point address, an end point address of an erase starting point address register, an erase end point address register (S501), and data on a register for substitute data is selected.例文帳に追加

ディジタル複写機が備える画像蓄積制御部の動作処理では、消去始点アドレスレジスタ、消去終点アドレスレジスタの消去始点アドレス、終点アドレスを設定（Ｓ５０１）した後、データパス切り替えビットを１に設定（Ｓ５０２）し、置き換えデータ用レジスタのデータを選択する。 - 特許庁

A number of times of rewriting recording region 13 recording the number of times of rewriting in a data storing region of a flash memory is provided, the number of data previously decided setting an address of data of high ('1') of 1 bit corresponding to one time of rewriting is stored in the number of times of rewriting recording region 13.例文帳に追加

フラッシュメモリのデータ格納領域中に書換え回数を記録する書換え回数記録領域13を設け、同書換え回数記録領域13に、書換え１回と対応させた１ビットのハイ（「１」）のデータをアドレス設定して予め定めたデータ数記憶しておく。 - 特許庁

In receiving audio data transmitted externally via wireless LAN by an audio reproducer 1, a communication speed requiring lowest power consumption is determined based on the bit rate of the audio data among communication speeds for maintaining satisfaction in transmission/reception of audio data.例文帳に追加

オーディオ再生装置１により外部から無線LAN経由で送信されてくるオーディオデータを受信しているときに、このオーディオデータのビットレートに基づいて、オーディオデータの送受信についての良好性が維持される通信速度のうちで、消費電力が最も少ないとされる通信速度を求めるようにされる。 - 特許庁

Concerning input PCM data 101 of input p bits, the two output data, corresponding to the nearest representative point to the input PCM data 101 are acquired, by acquiring an high order q-bit value and referring the distortion conversion table 18, on the basis of the value.例文帳に追加

入力されたｐビットの入力ＰＣＭデータ１０１について、上位ｑビットの値を取得し、この値をもとにディストーション変換テーブル１８を参照することで、入力ＰＣＭデータ１０１に最も近い代表点に対応する２個の出力データを取得する。 - 特許庁

The serial communication system successively transmits data by every one bit by coupling between a master 1 and a slave 2 by a serial interface 3 only with one wire, transmits the synchronization trigger in order to synchronize data transmission and transmits data with the prescribed number n(>1) of bits between the synchronization trigger and the next synchronization trigger.例文帳に追加

マスター１とスレーブ２の間を１線のみのシリアル・インタフェース３で結合してデータを１ビットずつ順次送信するシリアル通信方式で、同期をとるための同期トリガを送信し、この同期トリガと次の同期トリガとの間に所定数ｎ（＞１）ビットのデータを送信する。 - 特許庁

To provide a data conversion device, in which power consumption is reduced, data can be easily made correspondent with a straight binary form or complement form of '2' and conversion with the complement form of '2' can be performed by uniform and simple processing without depending on the bit length of data.例文帳に追加

消費電力の低減を図り、ストレートバイナリ形式または２の補数形式との間でデータの対応付けを容易とし、２の補数形式との間での変換をデータのビット長に依存せず画一的かつ簡単な処理により行うことができるデータ変換装置を提供する。 - 特許庁

The control circuit 1 has a check function to find the remaining capacity on the recording medium when recording digital data, and a function to reduce the bit rate of the data already recorded and record them again on the medium when the remaining capacity is less than a prescribed amount or less than the amount of data to record.例文帳に追加

制御回路１は、デジタルデータを記録する際に、記録メディアの残り容量を検索する機能と、残り容量が一定値以下又は記録すべきデータの容量以下であるときは、既に記録されたデータのビットレートを低く変換して記録メディアに再記録する機能を具える。 - 特許庁

A decompression conversion processing part 92 constituting the exposure part 72 develops the image-processed run-length data stored in the buffer 90 on bit map data, transmits the developed data to a DMD controller 42 via a buffer 94 and drives a DMD 36 to expose and record a two-dimensional image on a substrate.例文帳に追加

露光部７２を構成する解凍変換処理部９２は、バッファ９０に格納された画像処理後のランレングスデータをビットマップデータに展開し、バッファ９４を介してＤＭＤコントローラ４２に送信し、ＤＭＤ３６を駆動して基板に二次元画像を露光記録する。 - 特許庁

The system 120 adds a null packet having an identification code to the data stream so as to match the line capacity (Xbps) of the transmission line 1 (310) of an output destination and transmits the data stream as the data stream of a bit rate Xbps = A + α bps to the transmission line 1(310).例文帳に追加

送信システム１２０は、出力先の伝送回線１（３１０）の回線容量（Ｘｂｐｓ）に整合するように、データストリームに識別コード付きのＮＵＬＬパケットを追加し、ビットレートＸｂｐｓ＝Ａ＋αｂｐｓのデータストリームとして伝送回線１（３１０）に送出する。 - 特許庁

Also, at the time of reproduction of the UDI signal, UDI digital data obtained through a UDI detecting circuit (low-pass filter) from an RF signal (e.g. 3T single signal) from a disk reproducing device are stored in a data buffer, compared with write-data of the PN signal generator, and an error rate is measured by a bit error counter.例文帳に追加

また、ＵＤＩ信号の再生時には、ディスク再生装置からのＲＦ信号（例えば３Ｔ単一信号）からＵＤＩ検出回路（ローパスフィルタ）を経て得られたＵＤＩデジタルデータをデータバッファへ蓄積し、ＰＮ信号発生器の書き込みデータと比較し、ビットエラーカウンタでエラーレートを測定する。 - 特許庁

The display processing method allocates at least one bit of RGB data for the comparison of the display priority order and performs comparison about the bit for the comparison of display priority order in the case of performing the comparison of the display priority order for every pixel about a plurality of systems of RGB data constituting the display screen.例文帳に追加

表示画面を構成する複数系統のＲＧＢデータについてピクセル毎の表示優先順位比較を行うのにあたり、ＲＧＢデータの少なくとも１ビットを表示優先順位比較用に割り当てて、表示優先順位比較用ビットについて比較することを特徴とする表示処理方法およびその方法を用いた表示装置。 - 特許庁

Clocks that are shifted by one bit each in a light input data signal with a frequency being 1/n of a bit rate of the signal received by the photodiode 11 are fed to clock input terminals 7(1)-7(n) of the mobiles 6(1)-6(n) to separate and extract multi-channel low speed electric signals from the light input data signal of one channel.例文帳に追加

フォトダイオード１１に入力する光入力データ信号のビットレートの1/nの周波数で同光入力データ信号の１ビットずつずれたクロックを、各モービル６(1)〜６(n)のクロック入力端子７(1)〜７(n)に印加して、１チャネルの光入力データ信号から多チャネルの低速化した電気信号を各出力端子８(1)〜８(n)より分離抽出する。 - 特許庁

A bit for indicating the generation of a data parity error is formed in a control register 17, status of the parity error bit indicates the error, sequence number is written in an error status area of the control register 17, and the error is notified to a main board 5, when the data parity error is generated in a bus interface 14 in bus master thereof.例文帳に追加

コントロールレジスタ１７にデータパリティエラー発生を示すビットを形成し、バスインタフェース１４がバスマスタ時にデータパリティエラーが発生した場合には、コントロールレジスタ１７のパリティエラービットのステータスがエラーを示すとともに、シーケンス番号をコントロールレジスタ１７のエラーステータス領域に書き込むようにし、メインボード５に対してエラー通知するようにした。 - 特許庁

The coefficient variable length coding method operates in the four steps pipe line system of a step of run length coding coefficient data and expressing the data in terms of three dimensional values of run, level, and last; a step of transmitting the estimated three dimensional values; a step of estimating a variable bit vector using the transmitted three dimensional value; and a step of saving the estimated variable bit vector.例文帳に追加

係数可変長符号化方法は、係数データをランレングス符号化して、ラン、レベル、及びラストの３次元値で求める段階と、求められた３次元値を伝送する段階と、伝送された３次元値を用いて可変ビットベクトル値を求める段階と、求められた可変ビットベクトル値を保存する段階の４段階パイプライン方式で動作する。 - 特許庁

This encoder 1 performs vertical-column concatenate folding arithmetic where an encoding ratio is '2/3' to inputted 2-bit input data D1 to convert it to 3-bit coded data D4 and maps it to be the transmission symbol of a 8 PSK(8-Phase Shift Keying) modulation system to output it is one encoding transmission symbol D5 of three-bits.例文帳に追加

この符号化装置１は、入力した２ビットの入力データＤ１に対して、符号化率が“２／３”の縦列連接畳み込み演算を行い、３ビットの符号化データＤ４に変換し、８ＰＳＫ（８−Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式の伝送シンボルにマッピングして３ビットの１つの符号化伝送シンボルＤ５として出力する。 - 特許庁

The method for recording data in a compact disk includes (a) the step of modulating 1-byte data into a p-channel bit, and (b) the step of performing recording such that for a minimum mark length, p/q is larger than 4.5 and smaller than 8 at the time of q channel bit, and format efficiency is larger than 0.6 and smaller than 1.0.例文帳に追加

本発明は、コンパクトディスクにデータを記録する方法において、（ａ）１バイトのデータをｐチャンネルビットに変調する段階と、（ｂ）最小マーク長をｑチャンネルビットに該当する時にｐ／ｑは４．５より大きくて８より小さく、フォーマット効率は０．６より大きくて１．０より小さく記録を行う段階と、を含むことを特徴とする。 - 特許庁

The deinterleaving device is provided with: an address generator 102 for a frame likelihood memory, a frame likelihood memory 103; an address generator 104 for a deinterleave memory; and a deinterleave memory 105, wherein the frame likelihood memory 103 stores frame likelihood, and the deinterleave memory 105 stores soft decision reception bit data and address information of a frame likelihood memory corresponding to the soft decision reception bit data.例文帳に追加

フレーム尤度メモリ用アドレス生成器１０２、フレーム尤度メモリ１０３、デインターリーブメモリ用アドレス生成器１０４、デインターリーブメモリ１０５を備え、フレーム尤度メモリ１０３にはフレーム尤度を格納し、デインターリーブメモリ１０５には軟判定受信ビットデータと、軟判定受信ビットデータに対応したフレーム尤度メモリのアドレス情報を格納する。 - 特許庁

The encoding device 106 encodes the video data fed from the encoding parameter demultiplexer 105, based on the current encoding parameter for generating a bit stream, and multiplexes user data including the encoding parameters of plural generations fed from the history encoding device 107 as history information in the bit stream and outputs the result to a transcoder at a post-stage.例文帳に追加

符号化装置１０６は、符号化パラメータ分離装置１０５より供給されるビデオデータを現符号化パラメータで符号化してビットストリームを生成すると共に、そのビットストリームに履歴符号化装置１０７より供給される複数世代の符号化パラメータが履歴情報として含まれているユーザデータを多重化し、後段のトランスコーダに出力する。 - 特許庁

An operation unit 4 calculates a deviation between a preset desired value and detection values of voltage and current after AD conversion from the power circuit 1 to be controlled, a positive-negative discrimination of binary data of the deviation thus calculated is made by the bit check unit 5, and a bit position of the most significant digit with "1" or "0" as effective data is checked.例文帳に追加

予め設定された目標値と制御対象となる電源回路１からのＡＤ変換後の電圧や電流の検出値との偏差を演算部４で算出し、ビット確認部５でこの算出した偏差の２進数データの正負判定を行うとともに、その有効データとして“１”もしくは“０”が存在する最上位１桁のビット位置を確認する。 - 特許庁

A camera adapter extracts and down-converts an indicator signal from an HDTV size to an SDTV side, and uses one bit of compressed video data transmitted with an SDTI packet as a parity bit in common and transmits the compressed video data from a camera adapter to the camera control unit, which extracts and up-converts only the indicator signal and then superimposes the up-converted signal on a video signal having been expanded.例文帳に追加

カメラアダプタでインジケータ信号を取り出しＨＤＴＶサイズからＳＤＴＶサイズへダウンコンバートを行い、ＳＤＴＩパケットで伝送する圧縮映像データの１ビットを利用してパリティビットと兼用でカメラアダプタからカメラ制御装置へ伝送し、カメラ制御装置でインジケータ信号のみ取り出しアップコンバートした後、伸張後の映像信号に重畳する。 - 特許庁

The encoder 106 encodes video data supplied from the separator 105, by using the present encoding parameter to generate a bit stream and multiplexes user data including the encoding parameters of the plural generations supplied by the encoder 107 as history information to the bit stream to output to the transcoder of a post-stage.例文帳に追加

符号化装置１０６は、符号化パラメータ分離装置１０５より供給されるビデオデータを現符号化パラメータで符号化してビットストリームを生成すると共に、そのビットストリームに履歴符号化装置１０７より供給される複数世代の符号化パラメータが履歴情報として含まれているユーザデータを多重化し、後段のトランスコーダに出力する。 - 特許庁

The encoder 106 encodes the video data supplied by the encoding parameter separation device 105 by the present encoding parameter and generates a bit stream; at the same time, it multiplexes use data where the encoding parameter of the plural generations supplied by the history encoder 107 to the bit stream is included as history information, and outputs them to a successive step transcoder.例文帳に追加

符号化装置１０６は、符号化パラメータ分離装置１０５より供給されるビデオデータを現符号化パラメータで符号化してビットストリームを生成すると共に、そのビットストリームに履歴符号化装置１０７より供給される複数世代の符号化パラメータが履歴情報として含まれているユーザデータを多重化し、後段のトランスコーダに出力する。 - 特許庁

The NOR flash memory device comprises a memory cell for storing multi-bit data; a reference voltage generating circuit for generating respectively different reference voltages; a sensing amplifier circuit for serially sensing the multi-bit data which is stored in the memory cell, in response to the different reference voltages; and a selecting circuit for selecting the reference voltage to be provided to the sensing amplifier circuit.例文帳に追加

本発明に従うＮＯＲフラッシュメモリ装置は、マルチビットデータを貯蔵するメモリセルと、相異なる基準電圧を発生する基準電圧発生回路と、相異なる基準電圧に応答してメモリセルに貯蔵されたマルチビットデータをシリアルセンシングする感知増幅回路と、感知増幅回路に提供される基準電圧を選択する選択回路と、を含む。 - 特許庁