| 意味 | 例文 |
data-bitの部分一致の例文一覧と使い方
該当件数 : 6360件
When the moving picture data recorded in a memory card are written into a recording disk, regions to be stored and a coding bit rate used for compressing the regions in MPEG (moving picture experts group)-2 system are set.例文帳に追加
メモリカードに記録した動画データを記録ディスクに書き込むときには、保存する領域及びその領域をMPEG−2で圧縮するときの符号化ビットレートを設定する。 - 特許庁
To provide a space-saving semiconductor memory capable of recovering the lowering of the potential of bit lines due to the coupling capacity at the time of data write-in, without increasing load at the time of read-out.例文帳に追加
データ書き込み時のカップリング容量によるビット線電位の低下を回復可能な半導体記憶装置を、読み出し時の負荷を増加させることなく、省スペースで提供する。 - 特許庁
As the error detecting and correcting capability of each block, parity bits are assigned by one bit to each block and a parity area integrating the parity bits is disposed to the heading part of the data sector.例文帳に追加
そして、各ブロックの誤り検出訂正能力として、パリティビットを各ブロックに対して1ビットずつ割り当て、パリティビットを統合したパリティ部をデータセクタの先頭に配置する。 - 特許庁
To integrate the pipe line decoding of a variable length code into hardware by providing an additional bit processing means and reducing the load on external control, and clarifying the shift means of encoded data.例文帳に追加
付加ビット処理手段の提供、外部制御の負担軽減及び符号化データのシフト手段の明確化により、可変長符号のパイプライン復号化処理をハードウェア化すること。 - 特許庁
To increase the read-out speed of data by scattering charge/discharge current of a bit line at the time of sense operation and suppressing the interference of sense amplifiers, in a sense amplifier driving circuit of a DRAM.例文帳に追加
DRAMのセンスアンプ駆動回路において、センス動作時にビット線の充放電電流を分散させて、センスアンプ同士の干渉を抑制し、データの読み出し速度を速くする。 - 特許庁
To provide a data storage control method and a device for allowing rewriting of the memory 1 bit error correction content to a memory by a CPU even in a DMA using memory area.例文帳に追加
DMA使用メモリ領域においても、CPUによるメモリ1ビットエラー訂正内容のメモリへの書き戻しが可能なデータ記憶制御方法および装置を提供することにある。 - 特許庁
A coder quantity controller 22 curtails data to a code train to which rearrangement and bit shift are implemented as shown in Fig. 10 in view of obtaining the predetermined noise removing effect.例文帳に追加
符号量制御部22は、図10に示すように並べ替えおよびビットシフトが施された符号列に対して、所望のノイズ除去効果が得られるようにデータの切り捨てを行う。 - 特許庁
To provide a configuration of a wireless unit for an automatic meter- reading system where a wireless master unit of the wireless unit can make communication with wireless slave units each having a communication function for data, whose bit numbers differ from each other.例文帳に追加
自動検針システム用無線装置における無線親機が、異なるビット数の通信機能を有する無線子機と通信することのできる構成を提案すること。 - 特許庁
To provide a method and system for compensating polarization disper sion by which the compensation effectiveness of polarization dispersion is im proved, in order to increase a bit rate of data and a transmission distance by an optical fiber.例文帳に追加
光ファイバーによるデータのビットレートおよび伝送距離を増加するために、偏波分散の補償有効性を改善する偏波分散補償装置および方法を提供する。 - 特許庁
A line which reads bit map data is switched in response to a position of a scan direction so that a bending of the scan line is offset with respect to a print part 107 having the scan line having the bending.例文帳に追加
曲がりがある走査ラインを持つ印刷部107に対して、走査ラインの曲がりを相殺するようにビットマップデータを読み出すラインを走査方向の位置に応じて切り替える。 - 特許庁
To improve the minimum reception level of a high speed optical network unit (ONU) without having an influence on a low speed ONU, regarding a passive optical network (PON) system in which data of different bit rates coexist.例文帳に追加
異なるビットレートのデータが混在する受動光網(PON)システムについて、低速のONUに影響を与えることなく、高速のONUの最小受信レベルを改善する。 - 特許庁
Also, such constitution may be permitted that outputting read out data to the outside is stopped and the operation of a sense amplifier is stopped by clamping a bit line to the ground potential.例文帳に追加
また、ビット線を接地電位にクランプすることによって、読み出されたデータが外部へ出力されるのを停止する構成とし、センスアンプの動作を停止する構成としてもよい。 - 特許庁
To thicken the line width of horizontal lines in a subscanning direction without losing the shape of picture data developed like a bit map and to uniform a line width ratio of vertical lines to horizontal lines.例文帳に追加
ビットマップ状に展開した画像データの形状を損なわずに水平線分の副走査方向の線幅を太線化し、垂直線分と水平線分の線幅比率を均一化する。 - 特許庁
To provide an image processing system wherein when there is a constraint of bit precision for transfer of image data via an image drawing interface of an OS between processing sections, a proper processing section for carrying out the image processing is selected.例文帳に追加
OSの描画インターフェイスを介して画像データを転送する際にビット精度の制約がある場合、画像処理を行う処理部を切り換える画像処理システムを提供する。 - 特許庁
To make uniform the line thickness ratio of vertical and horizontal line segments by increasing the thickness of the horizontal line segments in a subscanning direction without spoiling the shape of image data expanded into a bit map.例文帳に追加
ビットマップ状に展開した画像データの形状を損なわずに水平線分の副走査方向の線幅を太線化し、垂直線分と水平線分の線幅比率を均一化する。 - 特許庁
At the time of detecting the BIC, by recognizing the deviation from the original position of the BIC and correcting the head of block data to be delivered to an error correction part 13, the bit synchronization deviation is corrected.例文帳に追加
BICを検出すると、本来のBICの位置からのずれを認識し、エラー訂正部13へ受け渡すブロックデータの先頭を修正することで、ビット同期ずれを補正する。 - 特許庁
To provide a method, a program, and a device for editing that can set an editing point at an arbitrary position of a bit stream of compressed audio data while avoiding deterioration in sound quality.例文帳に追加
音質劣化を回避しながら、圧縮音声データのビットストリームの任意の位置に編集点を設定することが可能な編集方法、編集プログラム及び編集装置を提供する。 - 特許庁
The memory capacity of the symbol memory 36 can be reduced by storing the symbol data S (multilevel information exceeding binary) before demapping, not a demapped bit row (binary information), in the symbol memory 36.例文帳に追加
シンボルメモリ36に、デマップしたビット列(2値情報)ではなく、デマップする前のシンボルデータS(2値を越える多値情報)を格納することで、シンボルメモリ36のメモリ容量を削減できる。 - 特許庁
To provide a method usable even in a PC not having a network interface, and not causing leakage of even one bit of physical data stored in a stolen or lost PC.例文帳に追加
ネットワークインタフェースを備えていないPCでも利用可能であって、盗難・紛失したPCに保存されている物理的なデータが1ビットたりとも漏洩しない方法を実現すること。 - 特許庁
Word lines (WLA, WLB) and bit lines (BLA, BLB) are arranged with arrangement directions replaced so that data array is orthogonally transformed to the access transistors (ATA, ATB).例文帳に追加
アクセストランジスタ(ATA,ATB)に対しては、データ配列を直交変換するように、ワード線(WLA、WLB)とビット線(BLA、BLB)とを配置方向を交換して配置する。 - 特許庁
To allow sampling synchronization between stations, by further reducing the bit number (data volume) of time information sent from a master station to each slave station than before, in a current differential protection relay.例文帳に追加
電流差動保護継電器において、親局から各子局に送る時間情報のビット数(データ量)を従来より少なくして局間のサンプリング同期がとれるようにする。 - 特許庁
A coherency code including multiple bits of logical 0 and multiple bits of logical 1 are written together with ECC encoded data for correcting a bit error, into a page in a flash memory.例文帳に追加
ビットエラーを訂正するためのECCに符号化されたデータと共に、論理値0のビットと論理値1のビットの双方を複数ビットずつ含む整合性符号をフラッシュメモリ内のページに書き込む。 - 特許庁
To obtain a moving picture synthesis system by means of low bit rate transfer where a remote place composites and reproduces real moving pictures on request through the transmission of moving picture control data from a database to the remote place.例文帳に追加
動画制御データを送ることにより、要請されるリアルな動画を遠隔地において合成し再生することができる低ビットレート転送による動画合成システムを提供する。 - 特許庁
To this end, a DC coefficient generating unit 501 summates four input data, and shifts the summation result by 1 bit to the right to halve and round the summation result by truncating a fractional part of the result.例文帳に追加
このため、DC変換係数生成部501は、4つの入力データを合算し、その合算結果を、小数点以下を切り捨て1/2に丸めるため、1ビット右シフトする。 - 特許庁
Where parallel operation is not very effective, data is transferred in entry-serial and bit-parallel mode to a group (82) of processors provided at a lower portion of the memory cell mat (30) and the arithmetic operation is executed.例文帳に追加
並列演算性が低い場合には、このメモリセルマット(30)下部に設けられた演算器群(82)に対して、エントリシリアルかつビットパラレル態様でデータを転送して演算処理を実行する。 - 特許庁
First and second input buffer circuits receive N least significant bits (N is any natural number) and N most significant bits respectively out of M bit data inputted through input/output pins.例文帳に追加
第1、第2入力バッファ回路は、前記入出力ピンを通じて入力されたMビットデータのうち、N個の下位ビット(Nは自然数)、N個の上位ビットを各々受け入れる。 - 特許庁
In a general data format, the leading 32 bits are used as a reserved or system header, 2-bit control codes a1, a2 are arranged next, and the remaining 30 bits are random numbers.例文帳に追加
一般データフォーマットでは、先頭の32ビットがリザーブドまたはシステムヘッダとして使用され、その次に2ビットの制御コードa1,a2が配置され、残りの30ビットが乱数とされる。 - 特許庁
To enable memory cells to vary little in characteristics and to reduce bit costs simultaneously in a nonvolatile semiconductor memory device where the inversion layer of the surface of a semiconductor substrate is used as a data line.例文帳に追加
半導体基板表面の反転層をデータ線として利用する不揮発性半導体記憶装置において、メモリセル間特性ばらつきの低減とビットコストの低減の両立を図る。 - 特許庁
Higher n+1 bits of the data of A bits inputted to the multiplier 1 are inputted to a continuous bit detecting circuit 13 to check as to whether bits of the same value are continued.例文帳に追加
乗算装置1に入力されたAビットのデータの上位n+1ビットが連続ビット検出回路13に入力され、同じ値のビットが連続しているか否かがチェックされる。 - 特許庁
To provide a wave length control system by which the change of assignment to the respective optical nodes in a bit of the data part of a wave length control packet is reduced or eliminated and a processing related to it is simplified.例文帳に追加
波長制御パケットのデータ部分のビットの各光ノードヘの割当ての変更を少なくする或は無くし、それに関連する処理を簡易にした波長制御方式である。 - 特許庁
To provide a code amount control apparatus capable of executing code amount control applied to a bit stream including compression encoding data at high speed with less computational complexity so as to suppress distortion with respect to a rate.例文帳に追加
圧縮符号化データを含むビットストリームの符号量制御を、レートに対する歪みを抑えるように、少ない演算量で且つ高速に実行し得る符号量制御装置の提供。 - 特許庁
A P/S converter 26 converts a 32-bit parallel output of an A/D converter 20 into a serial output according to a clock whose frequency is 52 times as high as that of a quantized clock 24 for sound data.例文帳に追加
P/S変換器26は、音声データ用量子化クロック24の52倍の周波数のクロック28に従いA/D変換器20の32ビットパラレル出力をシリアル化する。 - 特許庁
The graphic controller 13 expands the coordinate information successively sent from the input sensor board 12 in an internal memory, converts it to bit map data and outputs it to an LCD panel 14.例文帳に追加
グラフィックコントローラ13は、入力センサボード12から逐次送られてくる座標情報を内部メモリに展開してビットマップデータに変換してLCDパネル14に出力する。 - 特許庁
Vertical direction shift and horizonal direction shift are switched by every four times by a signal from a shift operation controller 22 and the four bit data is ejected from lower and right directions of the register group 21.例文帳に追加
シフト動作制御器22からの信号により、縦方向シフトと横方向シフトとを4回ごとに切り替え、レジスタ群21の下方および右方から4ビットのデータを排出させる。 - 特許庁
The data output buffer block outputs the fail code to the outside through an input/output pin synchronizing with a read enable-signal during an activation section of a fail bit read instruction signal.例文帳に追加
データ出力バッファブロックはフェイルビット読み出し命令信号の活性化区間の間、前記フェイルコードを読み出しイネーブル信号に同期して、入出力ピンを通じて外部に出力する。 - 特許庁
To provide a design method for facilitating tests, capable of being applicable when bit widths of data signal lines are not uniform and determining pathways, taking into consideration the number of stage for a register and area overhead.例文帳に追加
データ信号線のビット幅が均一でない場合にも適用可能で、レジスタ段数および面積オーバーヘッドを考慮した経路の決定が可能なテスト容易化設計方法を提供する。 - 特許庁
In a color image processor 14, 8 bit color image data converted at an A/D converting section 21 is subjected to multilevel dithering and error diffusion at a halftoning section 28.例文帳に追加
カラー画像処理装置14では、A/D変換部21で変換される8ビットのカラー画像データを、中間調出力階調処理部28では、多値ディザ処理と誤差拡散処理とを行う。 - 特許庁
When cutting off the coding paths by each code block in order to match the number of bits of the code data to the number of assigned bits, the number of bit planes are controlled to be equal between the code blocks.例文帳に追加
コードデータのビット数を割り当てビット数に合わせ込むために、コードブロックごとにコーディングパスを切り捨てる際、ビットプレーン数がコードブロック間で均等になるように制御する。 - 特許庁
After data stored in the memory cells 1 is reset to "0", an analog current Iin proportional to the analog voltage Vin is shunted to (2^n-1) bit lines BL of each memory block MB(2^n-1).例文帳に追加
メモリセル1の記憶データを「0」にリセットした後に、アナログ電圧Vinに比例するアナログ電流Iinを、各メモリブロックMB(2^n−1)の(2^n−1)本のビット線BLに分流させる。 - 特許庁
To provide an image processor which converts output image information into bit map data and enables an image of high quality to be output while keeping a memory capacity small.例文帳に追加
出力画像情報をビットマップデータに変換する装置であって、メモリ容量を少なく抑えつつ高品質の画像出力を可能とする画像処理装置等を提供する。 - 特許庁
A data storage device (8) including the resistive cross point array (10) of memory cells (12), a plurality of word lines (14), a plurality of bit lines (16), and a sense amplifier (24) which utilizes an injection charge amplifier (30) is disclosed.例文帳に追加
メモリセル(12)の抵抗性クロスポイントアレイ(10)と、複数のワード線(14)と、複数のビット線(16)と、注入電荷増幅器(30)を利用するセンス増幅器(24)とを含むデータ記憶装置(8)が開示される。 - 特許庁
A microprocessor 14 judges whether communication succeeds or not according to a parity bit and BCC included in the communication data, and allows a display 12 to perform display for recognizing the success or failure of the communication.例文帳に追加
マイクロプロセッサ14は、この通信データに含まれるパリティビットおよびBCCから通信の成否を判定し、通信の成否を認識させる表示を表示器12に行わせる。 - 特許庁
The adjacent bit line connected with the drains of the amplifying elements RT1 to RT3 is precharged to the predetermined potential and the stored data is discriminated depending on change of the precharge potential.例文帳に追加
増幅素子RT1〜RT3のドレインが接続された隣のビット線を所定電位にプリチャージしておき、このプリチャージ電位が変化するか否かに応じて記憶データを判別する。 - 特許庁
In a constitution for executing accelerator processing by utilizing a device which can be re-constituted, a data transmission control bit is allowed to correspond corresponding to the processing content in an accelerator of a drawing element.例文帳に追加
再構成可能なデバイスを利用したアクセラレータ処理を実行する構成であり、描画要素のアクセラレータでの処理内容に応じてデータ転送制御ビットを対応づける。 - 特許庁
To provide a semiconductor device loaded with a DRAM macro which is capable of setting a data bit width configuration in accordance with the use purpose of the semiconductor device by specification of an external input.例文帳に追加
外部入力の指定により半導体装置の使用目的に応じてデータビット幅構成の設定が可能であるDRAMマクロを搭載した半導体装置を提供する。 - 特許庁
Subband macro-blocks and subband blocks which are equal to zero are identified as such in the bit stream packets to further reduce the amount of data that must be transferred to the decoder.例文帳に追加
サブバンド・マクロブロックとゼロに等しいサブバンド・ブロックが復号器へ移されなければならないデータ量をさらに減らすためにビットストリーム・パケットにあるようなものとして識別される。 - 特許庁
If a reflection layer and protective layer are formed on this replica, the optical disk formed with the level differences of the arbitrary patterns, such as the pictures or characters, on the data bit-forming surface may be manufactured.例文帳に追加
このレプリカに反射層及び保護層を成膜すれば、データピット形成面に絵又は文字等の任意のパターンの段差が形成された光ディスクを製造することができる。 - 特許庁
A semiconductor storage includes first and second bit lines B3b, B0a, where data from first and second memory cells are read each by activating a word line W.例文帳に追加
半導体記憶装置は、ワード線Wが活性化されることにより第1、第2メモリセルからのデータがそれぞれ読み出される第1ビット線B3b、第2ビット線B0aを含む。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|