| 意味 | 例文 |
data-bitの部分一致の例文一覧と使い方
該当件数 : 6360件
Transfer transistors TT0, TT1 of each memory cell connect a memory node of the data storage circuit to a corresponding bit line from among a plurality of bit lines BL, /BL in response to activation of a corresponding word line from among a plurality of word lines WLs.例文帳に追加
各メモリセルの転送トランジスタTT0、TT1は、複数のワード線WLのうち対応するワード線の活性化に応答して、データ記憶回路の記憶ノードを複数のビット線BL、/BLのうち対応するビット線に接続する。 - 特許庁
Memory capacity being referred by an LUT processing section is set as m-th power/S word×N bit of 2, and a correction value being used actually in correction is calculated using two discrete correction values corresponding to an input M bit data value.例文帳に追加
LUT処理部が参照するメモリ容量を2のM乗/Sワード×Nビットとして構成し、入力Mビットデータ値に対応する2つの離散的補正値を使用して、実際に補正に使用する補正値を算出する。 - 特許庁
A DRAM 1, which is the semiconductor storage device where data is read by comparing the potential of a memory cell with the reference potential of a reference cell, is provided with a bit line 14, a bit line 16, a reference cell 20, and a reference cell 30.例文帳に追加
DRAM1は、メモリセルの電位とリファレンスセルの参照電位との比較によりデータの読出しが行われる半導体記憶装置であって、ビット線14、ビット線16、リファレンスセル20、およびリファレンスセル30を備えている。 - 特許庁
Since the memory cell is connected to every two bit lines, in correspondence to a selected read word line RWL, a memory cell arrangement can be executed which is suitable for data reading based on the folding bit line configuration with no increase in cell size.例文帳に追加
選択されたリードワード線RWLに対応して、1本おきのビット線にメモリセルが接続されるので、セルサイズを増加させることなく折返し型ビット線構成に基づくデータ読出に適したメモリセル配置を実行できる。 - 特許庁
When an input data of eight-bit unit is transferred into a sign language of fifteen-bit unit, the auxiliary information such as cipher, region, rating, identification ID, address for access, URL of related information or certified information of justified media is superimposed.例文帳に追加
8ビット単位の入力データを15ビット単位の符号語に変換する際に、暗号、リージョン、レーティング、識別ID、アクセス用アドレス、関連情報のURL、あるいは、正当メディアの認証情報等の補助情報を重畳する。 - 特許庁
Although respective series data obtained as the result of the decentralization become long in bit length and are music/speech signals since they are one-bit series, a sound which is completely different from the original music/speech signal is reproduced when the signal is reproduced.例文帳に追加
分散の結果得られる各系列データは、データ長が長くなるが、1ビット系列であるので、これ自身も音楽・音声信号となるが、この信号を再生しても、元の音楽・音声信号とは全く異なる音となる。 - 特許庁
The semiconductor storage device is provided with: a memory cell 1 connected to a bit line BL and comprising a ferroelectric capacitor 3 having hysteresis characteristics; and a chopper comparator 2 connected to the bit line BL and reading out data stored in the memory cell 1.例文帳に追加
この半導体記憶装置は、ビット線BLに接続され、ヒステリシス特性を有する強誘電体キャパシタ3を含むメモリセル1と、ビット線BLに接続され、メモリセル1に記憶されたデータを読み出すチョッパコンパレータ2とを備えている。 - 特許庁
In an image processor for realizing printing in toner saving mode, a printer language analyzing section 204 generates bit map data 208 and identification information 209 indicative of the position of an object of specified attribute in a bit map image.例文帳に追加
省トナーモードによる印刷を実現するための画像処理装置において、プリンタ言語解析部204は、ビットマップイデータ208と、該ビットマップイメージ中の所定の属性のオブジェクトの位置を表す識別情報209を生成する。 - 特許庁
To obtain a digital recorder capable of simultaneously performing low bit rate recording allowing transmission in a short time even on a transmitting route with low data transmitting speed and high bit rate recording with which a high tone quality audio signal can be reproduced.例文帳に追加
高音質のオーディオ信号を再生することが可能な高ビットレートでの記録を行いながら、さらに、低いデータ伝送速度の伝送経路でも短時間で伝送できる低ビットレートの記録を同時に行えるデジタル記録装置を得る。 - 特許庁
Respective audio analog signals of stereo two channels are converted into one-bit stream data having sampling frequencies fs=32×44.1 kHz/48×44.1 kHz/64×44.1 kHz and quantization bit numbers =16/20/24 bits expressed in terms of PCM.例文帳に追加
ステレオ2チャネルの各オーディオアナログ信号は、PCM換算でサンプリング周波数fs=32×44.1kHz/48×44.1kHz/64×44.1kHz、量子化ビット数=16/20/24ビットの1ビットストリームデータに変換される。 - 特許庁
A circuit block of one bit is provided with a plurality of banks comprising memory cell arrays A00-Anm, column selectors C00-Cnm, sense amplifiers, and write-in driver sections R00-Rnm, each bit is provided with data input/output sections IO0-IOn.例文帳に追加
1ビット分の回路ブロックは、メモリセルアレイA00〜Anm、カラムセレクタC00〜Cnm、センスアンプ及び書き込みドライバ部R00〜Rnmを含むバンクを複数個備え、各ビットについてデータの入出力部IO0〜IOnが設けられている。 - 特許庁
A recognizing means 7 conducts matching bit by bit by using a similarity calculating means 6 to calculate similarity and determines the character category most similar to the unknown character pattern from the character category data stored in the recognition dictionary.例文帳に追加
認識手段7は,類似度計算手段6を用いて,ビットごとにつき合わせを行ない類似度を算出し,認識辞書に格納されている文字カテゴリデータの中から,未知文字パターンともっとも類似する文字カテゴリを求める。 - 特許庁
A transmitter 30 continuously transmits five times of a transmission cycle for alternately transmitting data at a bit rate of 20 [kbps] and a bit rate of 1 [kbps] in one time transmission operation regardless of a state of a vehicle 10.例文帳に追加
送信機30は、車両10の状態に拘わらず、1回の送信動作において20〔kbps〕のビットレートと1〔kbps〕のビットレートとで交互に送信データを送信する送信サイクルを5回連続して送信している。 - 特許庁
This data processor has a command control part including an n-bit command and a 2n-bit command in a command set and determining the conflict between the commands for a register designated by the register designation fields (REG1 and REG2) of the commands.例文帳に追加
データ処理装置は、命令セットにnビットの命令と2nビットの命令を含み、命令のレジスタ指定フィールド(REG1,REG2)で指定されるレジスタについての命令間での競合を判定可能な命令制御部を有する。 - 特許庁
This DRAM is provided with a driver circuit 22 provided commonly to a plurality of columns and reducing a level of either bit line of bit lines BL, /BL selected conforming to a potential of write-data lines WDL, /WDL to a 'L' level.例文帳に追加
このDRAMは、複数列に共通に設けられ、ライトデータ線WDL,/WDLの電位に従って、選択されたビット線BL,/BLのうちのいずれか一方のビット線を「L」レベルに引き下げるドライバ回路22を備える。 - 特許庁
A memory having the storage capacity of a plurality of bits(for example, 5 bits) is set with N pieces of storage units of bit length m_1, m_2, through m_n to m_N (for example, round bits 30 and data bits 32 as two storage units of bit length 2 and 3).例文帳に追加
複数ビット(例えば5ビット)の記憶容量をもつメモリに対し、ビット長m_1,m_2,...,m_n,...,m_NのN個の記憶単位(例えばビット長2,3の2個の記憶単位であるラウンドビット30とデータビット32)を設定する。 - 特許庁
If an error is detected, a specification section 48 specifies a bit whose bit value should be inverted in the decoded data according to the interval detected by the received amplitude variation detection section 40 and an interval having a small column weight.例文帳に追加
特定部48は、誤りが検出された場合、受信振幅変動検出部40において検出した区間と、列重みが小さい区間とをもとに、復号したデータのうち、ビット値を反転させるべきビットを特定する。 - 特許庁
The mobile station always receives the 2nd carrier signal f2, a reception level detection section 37 detects a reception level of the f2, and a bit error rate detection section 39 detects a bit error rate of received data by the 1st carrier signal f1.例文帳に追加
移動局は第2の搬送波信号f2を常時受信し、同f2の受信レベルを受信レベル検出部37で検出し、更に第1の搬送波信号f1による受信データのビットエラー率をビットエラー率検出部39で検出する。 - 特許庁
During reading data from any one phase change memory cell chosen among the phase change memory cells in the columns, the first and second bit line selection circuits electrically connect the first and second edges of the local bit line with a global word line.例文帳に追加
カラムの相変化メモリセルのうち選択された何れか一つの相変化メモリセルからデータを読み出す間に、第1及び第2ビットライン選択回路は、ローカルビットラインの第1及び第2端をグローバルワードラインに電気的に連結する。 - 特許庁
The code word 11 for goniometry comprises 24 bits in all by successively inserting one bit successively taken out of the head of a code word 22 for detecting an 8-bit block in the code word 18 for angle data two bits apart.例文帳に追加
測角用符号語11は、さらに、8ビットのブロック検出用符号語22の先頭からの順次取り出した1ビットを角度情報用符号語18の2ビットおきに順次挿入して、全部で24ビットからなっている。 - 特許庁
When data is written successively in the nonvolatile memory cells MC1-MC5, a bit line selecting circuit 18 supplies successively a write potential VCCW outputted from a first prescribed potential generating circuit 110 to bit lines BL1-BL6.例文帳に追加
不揮発性メモリセルMC1〜MC5へ順次データを書込むとき、ビット線選択回路18は第1の所定電位発生回路110から出力される書込電位VCCWをビット線BL1〜BL6に順次供給する。 - 特許庁
A data operation command is used to change a position of a 16-bit segment of a 32-bit operand to a position where partial products can be computed by a multimedia parallel multiplication command, and the partial products are added to form a result.例文帳に追加
32ビット・オペランドの16ビット・セグメントの位置を、マルチメディア並列乗算命令が部分積を計算できるようにする位置に変更するためにデータ操作命令を使用し、次に、部分積を加算して結果を形成する。 - 特許庁
The lead bit number of binary data of the object for left shift by a barrel shifter 1 is detected by a priority encoder 2, and this lead bit number and the shift number input by the barrel shifter 1 are compared with each other by a comparator 3.例文帳に追加
バレルシフタ1によって左シフトを行う対象の2進数データのリードビット数を、プライオリティエンコーダ2によって検出し、このリードビット数及び前記バレルシフタ1に入力されるシフト数を比較器3によって比較する。 - 特許庁
During data writing, at least flow of accumulated charges of a parasitic capacitor (Cp) of the current supply line to the bit lines is prevented, and consequently at least flow of an excessive writing current to the bit lines is prevented.例文帳に追加
データ書込時、電流供給線の寄生容量(Cp)の蓄積電荷が少なくともビット線へ流れるのを防止することができ、応じて、少なくともビット線へ過剰書込電流が流れるのを防止することができる。 - 特許庁
In addition, the interface model 5 is provided with a bit accuracy converting part 11 to convert decimal point display and bit width of input/output data and a signal converting part 12 to convert signal lines and signal values of the input/output signals of the operation model as well.例文帳に追加
また、入出力データの小数点表示やビット幅の変換を行うビット精度変換部11や、動作モデルの入出力信号の信号線や信号値の変換を行う信号変換部12も備えている。 - 特許庁
The downlink transmission data generating part 14 stores or updates a TPC bit value, its adjacent reception SIR amplification and reception SIR deamplification by one time for each time slot and extracts and stores a TPC bit estimation value according to those values.例文帳に追加
下り送信データ生成部14はタイムスロット毎に一回、TPCビット値と、その近隣の受信SIR増幅と受信SIR減幅とを記憶または更新し、それらの値によってTPCビット推定値を引き出して保存する。 - 特許庁
To obtain data without defects by read-accessing a FIFO type storage part provided on an extension card through an extension bus even if the bus width of the extension bus to which the extension card is connected is either 32-bit or 64-bit.例文帳に追加
拡張カードが接続される拡張バスのバス幅が32ビットまたは64ビットのいずれであっても、拡張カードに設けられたFIFO方式の記憶部に拡張バス経由でリードアクセスすることにより欠損のないデータを得る。 - 特許庁
This data read-out circuit 2 comprises a single end type sense amplifier circuit S/A0 receiving a potential of the bit line BL0 and amplifying this potential, and a single end type sense amplifier circuit S/A1 receiving a potential of the bit line BL1 and amplifying this potential.例文帳に追加
このデータ読み出し回路2は、ビット線BL0の電位を受け、これを増幅するシングルエンド型のセンスアンプ回路S/A0、およびビット線BL1の電位を受け、これを増幅するシングルエンド型のセンスアンプ回路S/A1を含む。 - 特許庁
The main CPU 21 divides the data of 16-bit constitution indicating the number of held balls to the data of high-order 8 bits and the data of low- order 8 bits, transmits control signals indicating these pieces of data in order, and transmits strobe signals corresponding to the respective control signals through respectively different transmission lines.例文帳に追加
メインCPU21は、保留玉数を示す16ビット構成のデータを上位8ビットのデータと下位8ビットのデータとに分割し、これらデータを示す制御信号を順に送信するとともに、各制御信号に対応するストローブ信号をそれぞれ異なる伝送ラインを介して送信する。 - 特許庁
Furthermore, the cache line 11 of the primary cache memory 1 includes a plurality of data entry units 11a for storing data, a plurality of valid bit units 11b indicating that data are either valid or invalid correspondingly to the respective data entry units 11a, and an address entry unit 11c for storing the address of the cache line 11.例文帳に追加
さらに、1次キャッシュメモリ1のキャッシュライン11は、データを記憶する複数のデータエントリ部11aと、データエントリ部11aに対応して、データが有効又は無効であること示す複数の有効ビット部11bと、キャッシュライン11のアドレスを記憶するアドレスエントリ部11cと、を含んでいる。 - 特許庁
Switching circuits 13a-1, 13a-2, and so on are provided which are capable of switching between a mode of inputting one data string as it is on the input side of the data comparison circuit 10 and a mode of inputting one data string after changing it by bit inversion processing or the like so as to make it non-coincident with the other data string.例文帳に追加
ここにおいて、データ比較回路10の入力側で1つのデータ列をそのまま入力させるモードと、ビット反転処理などにより他のデータ列と不一致となるように変化させて入力させるモードとを切替え可能な切替回路13a−1、13a−2、・・・を設ける。 - 特許庁
This processing is to make an increment (+1) of prize-ball number M5D when there are data of 01(H) in the transmitted data of a bit, make an increment of prize-ball number MAD when there are data of 10(H) and to make an increment of prize-ball number MED when there are data of 11(H).例文帳に追加
この処理は送信された1バイトのデータの中に01(H)のデータがあれば賞球個数M5Dをインクリメント(+1)し、10(H)のデータがあれば賞球個数MADをインクリメントし、11(H)のデータがあれば賞球個数MEDをインクリメントする処理である。 - 特許庁
Packet data to be analyzed is extracted by making a bit data table, its data table is compared with a packet library being analyzing conditions, and packet data is analyzed en bloc by retrieving a packet group being coincident to the conditions and a command name in the packet group.例文帳に追加
ビットデータテーブルを作成することにより解析対象となるパケットデータを抽出し、そのデータテーブルと解析条件となるパケットライブラリとを比較し、条件の一致したパケットグループ、さらにそのパケットグループ内のコマンド名を検索することにより、パケットデータを一括解析する。 - 特許庁
The display driver includes a gradation data register circuit 14 that stores gradation data having a bit width, and a gradation voltage selector circuit 18 that generates a gradation voltage signal that has voltage according to the gradation data stored in the gradation data register circuit 14 and outputs the generated gradation voltage signal.例文帳に追加
本発明にかかる表示ドライバは、ビット幅を有する階調データを記憶する階調データレジスタ回路14と、階調データレジスタ回路14に記憶された階調データに応じた電圧を有する階調電圧信号を生成し、出力する階調電圧セレクタ回路18と、を備える。 - 特許庁
The error control apparatus 200 includes a mask indicator 212 for outputting mask data, a pre-decoder 210 for performing masking for the reserved bit included in the received data by using the mask data output from the mask indicator 212, and a decoder 220 for decoding the masked received data.例文帳に追加
マスクデータを出力するマスクインジケータ212と、マスクインジケータ212が出力したマスクデータを用いて、受信データに含まれる予備ビットに対してマスキングを行うプリデコーダ210と、マスキングされた受信データに対してデコーディングを行うデコーダ220とを含む誤り制御装置200。 - 特許庁
The outputted signals change information is fetched by the data receiving part 107' of a logic operation model B 106, once stored in a buffer 109' for a loop with bit string data as they are and also outputted to a result log file B108 and a new test data string file B110 as data of byte format.例文帳に追加
出力された信号変化情報は、論理動作モデルB106のデータ受信部107’により取り込まれ、ループ用バッファ109’にビット列データのまま一旦保持されると共に、バイト形式のデータとして結果ログファイルB108、新規テストデータ列ファイルB110に出力される。 - 特許庁
The present invention provides systems and methods for reducing error propagation in a video data stream, for refreshing macroblocks, for reducing frame rates in a video data stream, for generating error correction information for a medium stream, for performing bit rate allocation for a video data stream, and for detecting scene changes in a video data stream.例文帳に追加
ビデオデータストリームの誤り伝搬の低減、マクロブロックのリフレッシュ、ビデオデータストリーム内のフレームレートの低減、媒体ストリームの誤り訂正情報の生成、ビデオデータストリームのビットレート割り当ての実行、及びビデオデータストリーム内のシーン変化の検出を行うシステム及び方法を提供する。 - 特許庁
To obtain a variable-length encoded data processor which is capable of more efficiently processing coupling of divided output data in connection positions in a prescribed unit processing time than the conventional processor when dividing variable-length encoded data by a prescribed bit length for every prescribed unit processing to obtain divided output data.例文帳に追加
所定の単位処理毎に可変長符号化データを所定ビット長に分割して分割出力データを得る際、上記所定の単位処理間における連接箇所の分割出力データの結合を従来より効率的に処理可能な可変長符号化データ処理装置を得る。 - 特許庁
The decoder 1 decodes objective 8-bit data, composed of one or a plurality of codes, using a decoding table showing the objective data, corresponding to decoding data composed of one or a plurality of run-length codes which correspond to codes contained in the objective data.例文帳に追加
復号装置1は、1又は複数の符号コードからなる8ビットの復号対象データに、この復号対象データに含まれる符号コードに夫々対応する1又は複数のランレングスコードからなる復号データを対応させる復号テーブルを用いて復号処理を行う。 - 特許庁
To provide a multimedia data processing apparatus and multimedia data processing method in which multimedia data is provided in real time in a format that other devices of a UPnP network can handle, by converting the format or a bit rate before starting providing the multimedia data to the device.例文帳に追加
UPnPネットワークの他の機器に対しマルチメディアデータの提供を開始する前にフォーマットやビットレートの変換を行ない、この機器が扱えるフォーマットでマルチメディアデータをリアルタイムに提供可能なマルチメディアデータ処理装置及びマルチメディアデータ処理方法を提供すること。 - 特許庁
The use rate of a communication network such as an in-cabin LAN is measured and when a data transfer request is received from a terminal device, a transfer rate of data being provided or to be provided is determined based upon the user rate to transfer original data or low-bit rate data of the transfer rate.例文帳に追加
車内LANなどの通信網の使用率を計測し、端末装置からデータ転送要求を受け付けたならば、かかる使用率に基づいて提供中およびあらたに提供するデータの転送率を決定し、オリジナルデータまたはかかる転送率の低ビットレートデータを転送する。 - 特許庁
Internal read-out data bits are divided into a plurality of data groups (IOG0-IOG3), pairs of data bits of corresponding positions of different data groups are formed, discrimination gates (XR0-XR31) are arranged, discrimination operation is performed, and a flag of one bit is generated finally.例文帳に追加
内部読出データビットを複数のデータ群(IOG0−IOG3)に分割し、異なるデータ群の対応の位置のデータビットの対を形成し各対に対して判定ゲート(XR0−XR31)を配置し、判定動作を行なって最終的に1ビットのフラグ(FLAG)を生成する。 - 特許庁
This device for recording digital data on a printing medium converts digital data into code data showing a series of dot types by associating each of a plurality of values to be acquired by a bit column configuring the digital data with the dot types to be specified according to the combination of ink colors and dot sizes.例文帳に追加
デジタルデータを印刷媒体上に記録する装置は、デジタルデータを構成するビット列が取り得る複数の値のそれぞれをインク色とドットサイズとの組み合わせで特定されるドット種類に対応付けることにより、デジタルデータを一連のドット種類を表すコードデータに変換する。 - 特許庁
Since an attribute data conversion part 205 rearranges arrangement of bit strings constituting the attribute information using order data and transmits the attribute information after rearrangement to an image/attribute data encoding part 206 at a rear stage, the image/attribute data encoding part 206 encodes the transmitted attribute information.例文帳に追加
属性データ変換部205は属性情報を構成するビット列の並びを順番データを用いて並び替え、並び替え後の属性情報を後段の画像・属性データ符号化部206に送出するので、画像・属性データ符号化部206は、送出された属性情報を符号化する。 - 特許庁
To accurately send out the same data in a frame including the same data on a transmission side and to avoid wrong alarm detection due to the misreception of the same data due to bit error occurrence on a reception side as to a frame transmission device which repeatedly sends the frame including the same data.例文帳に追加
同一のデータ値を含むフレームを繰り返し送信するフレーム送信装置に関し、送信側で該フレーム内の該同一のデータ値を正確に送出すること、受信側において、ビットエラー発生に起因する該同一のデータ値の誤受信による誤アラーム検出を回避する。 - 特許庁
In the first communication state that the setting of initial is executed between a host controller and an encoder, all absolute data owned by the encoder are transmitted, and in the second communication state that a position loop is assembled, data in the periphery of high order several bits having data change and data indicating the bit positions are transmitted.例文帳に追加
上位コントローラとエンコーダの間でイニシャルの設定を行う第1の通信時にエンコーダの保有するアブソリュートの全データを送り、ポジションループを組む第2の通信状態において、データ変化の有る上位数ビット周辺のデータとそのビット位置を表すデータを送る。 - 特許庁
To provide a digital media shop reception device installed in a shop such as a convenience store that prevents image data such as bit map data not being substantial photo image data from being misrecognized and read out in the case of reading the photo image data recorded on a recording medium.例文帳に追加
コンビニエンスストアの店頭などに設置されるディジタルメディア店頭受付機において、記録媒体に記録されている写真用画像データを読み出す際、本来の写真用画像データでないビットマップデータなどの画像データを写真用画像データと誤認して読み出さないようにする。 - 特許庁
In a synchronous DRAM with wide bit width of data, the pins and signal lines 28, 38 of read data and write data are shared by the pins and signal lies of a command COM such as RAS, CAS, WE, bank selection, address ADD, and pieces of data are multiplexed and transferred.例文帳に追加
データのビット幅が広いシンクロナスDRAMにおいて、読み出しデータと書き込みデータのピンと信号線28,38を、RAS、CAS、WE等のコマンドCOM、バンク選択、アドレスADDのピン及び信号線と共用し、データを多重に転送することを特徴としている。 - 特許庁
A data write-in circuit 51 sets the other end of the bit line BL of the selection column and the other end of the current feedback wiring RL to power source voltage Vcc and ground voltage GND respectively in accordance with a level of write-in data DIN through data buses DBo, DBe and an inversion data bus/WDB.例文帳に追加
データ書込回路51はデータバスDBo,DBeおよび反転データバス/WDBを介して、選択列のビット線BLの他端および電流帰還配線RLの他端を、書込データDINのレベルに応じて、電源電圧Vccおよび接地電圧GNDの一方ずつに設定する。 - 特許庁
At the time of receiving a print request for data to be printed from an information processing terminal 10, a data processing part 22 of a printer 20 develops the data to be printed into data for print with a bit map format by page units, and prepares a thumb nail for each page in parallel with this.例文帳に追加
情報処理端末10から印刷対象データについての印刷要求を受けた場合、プリンタ20では、データ処理部22が、印刷対象データからビットマップ形式の印刷用データにページ単位で展開し、これと並行して、各ページ毎にサムネイルを作成する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|