「data-bit」に関連した英語例文の一覧と使い方(78ページ目) - Weblio英語例文検索

To provide a data transmission apparatus that has a transcoding function capable of converting a bit rate of digital data and can transmit the digital data by utilizing a transmission path such as a radio LAN which can reduce power consumption by performing the switching control of a data supply path.例文帳に追加

ディジタルデータのビットレートを変換可能なトランスコーディング機能を有し、ディジタルデータを無線ＬＡＮ等の伝送路を利用して伝送可能なデータ送信装置であって、データ供給経路の切換制御を行うことで消費電力の低減を図ることができるデータ送信装置を提供する。 - 特許庁

Then based on each bit data forming the character data extended into the binary column, each differential vector constituting embroidery data is divided by either of two kinds of divided pattern preliminarily allocated with '0' or '1' and the divided differential vector is inserted into data column (S13).例文帳に追加

そして、２進列に展開された文字データを構成する各ビットデータに基づいて、刺繍データを構成している各差分ベクトルを、予め「０」または「１」が割り当てられた２種類の分割パターンのいずれかによって分割し、分割された差分ベクトルをデータ列に挿入する（Ｓ１３）。 - 特許庁

Input serial data including data of one bit at the points of respective time of rise and fall of a basic clock are divided into even data at the time of rise of an external basic clock and odd data at the time of fall by a demultiplexer DE-MUX, and they are written in memory cell arrays SAe, SAo respectively.例文帳に追加

基本クロックの立上りと立下りのそれぞれの時点で１ビットずつのデータを含む入力シリアルデータをデマルチプレクサＤＥ−ＭＵＸで外部基本クロック立上り時のｅｖｅｎデータと立下り時のｏｄｄデータに分け、それぞれメモリセルアレイＳＡｅ、ＳＡｏに書き込む。 - 特許庁

In the controller for controlling the automatic transmission, 8 bit data which are all zero are added to low order of the received one byte data Tpo (S11) to convert into two byte data Tph, weighted mean of the two byte data Tph is obtained to obtain a weighted mean value Tps of two byte (S13).例文帳に追加

前記自動変速機制御用コントローラでは、受信した１バイトデータＴｐｏ（Ｓ１１）の下位に全て０の８ビットデータを付加することで、２バイトデータＴｐｈに変換し（Ｓ１２）、該２バイトデータＴｐｈを加重平均して、２バイトの加重平均値Ｔｐｓを求める（Ｓ１３）。 - 特許庁

The dithering method includes performing the temporal/spatial compensation on input data, generating dithering data by adding a head bit to the data on which the temporal/spatial compensation is performed, and selecting a corresponding gamma voltage according to the dithering data.例文帳に追加

本発明のディザリング方法は、入力データに対して時間的／空間的補償を行うステップと、時間的／空間的補償が行われた前記データにヘッドビットを付加してディザリングデータを生成するステップと、前記ディザリングデータに応じて該当するガンマ電圧を選択するステップと、を含むことを特徴とする。 - 特許庁

An encryption device inputs an I-bit color digital video data stream or a digital audio data stream having a frame length of J bits in a small unit for each processing units of L bits one after another to N encryption processing circuits 4a and 4b which process input data in parallel, and encrypts the input data stream.例文帳に追加

入力されるデータに対して並列に処理を行うＮ個の暗号処理回路４ａ，４ｂにＩビットカラーのデジタル映像データストリーム、又はＪビットのフレーム長のデジタル音声データストリームを暗号の処理単位Ｌビットずつ小単位で順次に入力して暗号化を行う。 - 特許庁

A chamfering position is calculated from bit map data D1, point group data D2, polygon data D3 or the like which describes a surface shape of an object but contains no geometric information, and chamfering information in data D4 and D5 with the chamfering position as geometric information is generated.例文帳に追加

物体の表面形状を記述しており、幾何情報を含まないビットマップデータＤ１、点群データＤ２、ポリゴンデータＤ３などによる面取りの情報から、面取り位置を算出し、面取り位置を幾何情報としたデータＤ４，Ｄ５における面取りの情報を生成することを特徴とする。 - 特許庁

By the number of times corresponding to the number of transfer data stored in the transfer counter 3, the transfer data held in the copy data register 50 are outputted, and a bit position in the output bus instructed by the output pointer 4 is also updated each time the transfer data are outputted.例文帳に追加

転送カウンタ３に格納されている転送データ数に応じた回数、コピーデータレジスタ５０に保持されている転送データを出力するとともに、その転送データを出力する度に出力ポインタ４により指示される出力バスにおけるビット位置を更新する。 - 特許庁

This device is provided with (n) shift register parts for constituting 'p+log2n' stages of one-bit shift registers while using a changeover switch for sharing an input latch and an output latch in respectively similar configurations concerning n-dimensional input data having a quantized bit number (p) and 'n/2' butterfly arithmetic parts for performing addition/subtraction at the interval of one bit.例文帳に追加

量子化ビット数ｐのｎ次元の入力データに対してそれぞれ同様の構成をなし、入力ラッチと出力ラッチを共用化する切替スイッチを用いて“ｐ＋ｌｏｇ_2ｎ”段の１ビットシフトレジスタを構成するｎ個のシフトレジスタ部と、１ビットごとに加減算を行う“ｎ／２”個のバタフライ演算部を備える。 - 特許庁

An encrypting device expresses designated time data as a bit train, designates a plurality of IDs comprising a bit train where several bits are connected from the most significant bit, and reads a cryptographic key outputted from the time device and the plurality of IDs, thus encrypting the same plaintext and outputting a plurality of cryptograms.例文帳に追加

暗号化装置は、指定時刻データをビット列として表現したもので、上から数ビット連結してできるビット列で構成される複数のＩＤを指定し、前記タイム装置から出力された暗号鍵及び前記複数のＩＤを読み込んで同一平文を暗号化して複数の暗号文を出力する。 - 特許庁

In the viterbi detector 5, detection of a bit pattern prohibited in the encoder 1 is not performed, an output is outputted to a decoder 7 so that both of a bit column '01110' in which transmission is started from an even time column and continuity of bit '1' of length 4 or more are not detected, and it is converted into user data.例文帳に追加

ビタビ検出器５では、符号化器１で禁止したビットパターンの検出を行わないようにして、偶数時刻列から伝送が開始されるビット列「０１１１０」と「長さ４以上のビット「１」の連続」の両方を検出しないようにして出力を復号器７に出力し、ユーザデータに変換する。 - 特許庁

The difference re-quantization part suppresses a bit range within a prescribed width and generates compressed data for which a bit length per pixel of the predicted difference is adjusted to the fixed bit length by coarsely changing a quantization step and re-quantizing the predicted difference when the size of the predicted difference exceeds a predetermined threshold.例文帳に追加

差分再量子化部は、予測差分の大きさが予め定められた閾値を超えると、量子化ステップを粗く変更して予測差分を再量子化することによってビットレンジを所定幅内に抑え、予測差分の１画素当たりのビット長を固定ビット長に調整した圧縮データを生成する。 - 特許庁

When the amount of data accumulation with respect to full capacity of the buffer memory 14 exceeds a previously set threshold value, the system controller 17 calculates the average bit rate of the maximum bit rates stored in the buffer memory 15, and acquires the rotation speed by referring to a rotation speed table showing the relationship between the average bit rate and the rotation speed.例文帳に追加

バッファメモリ１４の全容量に対するデータ蓄積量が、予め設定された閾値を超えると、システムコントローラ１７は、バッファメモリ１５に格納された最大ビットレートの平均ビットレートを算出し、この平均ビットレートと回転速度との関係を示す回転速度テーブルを参照して、回転速度を取得する。 - 特許庁

In decoding, a context address generation part 202 selects and outputs one of context address, when the bit adjacent to a previously generated target bit to the left is '0' and '1' according to the state of the decoded bit output of the two-dimensional entropy encoder decoder 30 to read context data out of a context table 209.例文帳に追加

復号化時に、２元エントロピ符号復号器３０の復号ビット出力の状態に応じて、コンテキストアドレス生成部２０２より、予め生成したターゲットビットの左隣ビットＣが”０”の場合と”１”の場合のコンテキストアドレスの一方を選択して出力し、コンテキストテーブル２０９からコンテキストデータを読み出す。 - 特許庁

A bit rate which is presented to the schedule data of guarantee bit rate preference class is provided to C-RNC using a common measurement process or individual measurement process, in order that the C-RNC in mobile communication system allows execution of congestion control on the uplink transmission having guarantee bit rate.例文帳に追加

移動体通信システム内のＣ−ＲＮＣが、保証ビットレートを有するアップリンク送信に対して輻輳制御を実行するのを可能にするために、共通測定処理または個別測定処理を用いて、保証ビットレート優先度クラスのスケジュールデータに提供されるビットレートをＣ−ＲＮＣに与えることを提案する。 - 特許庁

In addition, the wireless base station 100 also includes an identifying part 117 which identifies control information included in bit sequences, which is selected from control information included in the replicas, based on correlation values of bit sequences transmitted from the transmission source and correlation values of bit sequences retransmitted from the transmission source with retransmission of the physical data channel.例文帳に追加

また、無線基地局１００は、送信元から送信されたビット系列の相関値、及び物理データチャネルの再送に伴って送信元から再送されたビット系列の相関値に基づいて、レプリカに含まれる制御情報の中からビット系列に含まれる制御情報を同定する同定部１１７を備える。 - 特許庁

To enable the C-RNC 1102 within a mobile communication system to perform congestion control for uplink transmissions having a guaranteed bit-rate, the C-RNC 1102 is given with a bit-rate being provided to scheduled data of the guaranteed bit-rate priority class using common or individual measurement processing.例文帳に追加

移動体通信システム内のＣ−ＲＮＣ１１０２が、保証ビットレートを有するアップリンク送信に対して輻輳制御を実行するのを可能にするために、共通測定処理または個別測定処理を用いて、保証ビットレート優先度クラスのスケジュールデータに提供されるビットレートをＣ−ＲＮＣ１１０２に与えることを提案する。 - 特許庁

A control section 130 for a measuring terminal device 1 fixes a measurement bit rate, and each time the number of subject terminal devices 1 is increased, it transmits measurement data to or receives it from a plurality of subject terminal devices 1 at the fixed measurement bit rate, and measures the bit rate for each subject terminal device 1.例文帳に追加

測定端末装置１の制御部１３０が、測定用ビットレートを固定にして、対象端末装置１の数を増加させる毎に、その複数の対象端末装置１との間で固定の測定用ビットレートの測定用データを送信または受信し、対象端末装置１毎にビットレートを測定する。 - 特許庁

The decode circuit divides multibit input data (DIN) into at least a first bit group (LBG) and a second bit group (UBG), first sub-decode circuits (SSD0 to SSDk) respectively select one selection target signal/voltage from a selection target signal/voltage group (SIG0 to SIGk) according to the first bit group.例文帳に追加

多ビット入力データ（ＤＩＮ）を少なくとも第１のビット群（ＬＢＧ）および第２のビット群（ＵＢＧ）に分割し、第１のビット群に従って選択対象信号／電圧群（ＳＩＧ０−ＳＩＧｋ）各々から、それぞれ第１サブデコード回路（ＳＳＤ０−ＳＳＤｋ）により、１つの選択対象信号／電圧を選択する。 - 特許庁

A nonvolatile semiconductor memory 10 includes a memory cell 11 storing complementary data, complementary bit lines BLT, BLB connected to the memory cell 11, a pre-charge circuit 60 pre-charging the complementary bit line to the prescribed potential, a latch type sense amplifier 70, and a current control circuit 50 connected to the complementary bit lines.例文帳に追加

不揮発性半導体メモリ１０は、相補データを記憶するメモリセル１１と、メモリセル１１に接続された相補ビット線ＢＬＴ，ＢＬＢと、その相補ビット線を所定の電位にプリチャージするプリチャージ回路６０と、ラッチ型センスアンプ７０と、相補ビット線に接続された電流制御回路５０と、を備える。 - 特許庁

A current supply circuit 10 includes a bit select circuit 40 selectively outputting even-numbered bits or odd-numbered bits of eight bit image data DIN in accordance with a control signal SD, and supplies a gray-scale current Idat corresponding to the bits outputted from the bit select circuit 40 to a pixel 100.例文帳に追加

電流供給回路１０は、制御信号ＳＤに応じて、８ビットの画像データＤＩＮの偶数ビットおよび奇数ビットの一方を選択的に出力するビット選択回路４０を含み、ビット選択回路４０から出力されたビットに応じた階調電流Ｉｄａｔを画素１００へ供給する。 - 特許庁

Next, the CPU 32 sets 2nd addresses obtained by changing the logical value of each check object bit as many as the number of check object bits and writes 2nd data being different from the 1st data in each of the addresses.例文帳に追加

次に、ＣＰＵ３２は、各チェック対象ビットの論理値を変化させた第２のアドレスをチェック対象ビットの数だけ設定して、それぞれのアドレスに第１のデータとは異なる第２のデータを書き込む。 - 特許庁

The ADRC coding circuit 103 assigns a different bit number to the data of a range of the division by the block shuffle circuit 102 according to the decided threshold value and codes the resulting data.例文帳に追加

ＡＤＲＣ符号化回路１０３は、 ブロックシャッフル回路１０２から供給されるデータを、決定した閾値で、 ブロックシャッフル回路１０２により分割された範囲に異なるビット数を割り当てて、符号化する。 - 特許庁

The bit image data divided to the specific line width while read out by a correcting module which performs the image data correcting processing determined at S120 are corrected by, for example, an enlarging/reducing processing and a sharpness processing (S140).例文帳に追加

また、上述したフォトレタッチのアプリケーションのＡＰＩによる自作の修整モジュールも適用でき、より柔軟な画像データ修整処理の環境をユーザに提供することが可能になる。 - 特許庁

In a method for recognizing a data transmission error in a CAN controller, at least one check bit capable of executing verification for ensuring the consistency of transmitted data.例文帳に追加

ＣＡＮ−コントローラ内部のデータ伝送におけるエラーの認識方法において，前記伝送されたデータの一貫性を保証するための検査をすることが可能な，少なくとも１つのチェックビットが生成される。 - 特許庁

The data conversion diagnostic bit toggle-operates from one logic state to the other logic state, when a conversion cycle is completed and when the digital output data from the previous conversion cycle have been read.例文帳に追加

該データ変換診断ビットは、変換サイクルが完了された場合で且つ前の変換サイクルからのデジタル出力データが読取られた場合に一方の論理状態から他方の論理状態へトグル動作する。 - 特許庁

In this constitution, bit line data are latched to a page buffer, of the second subpage at the same time data stored in a page buffer of the first subpage is checked and outputted to an output buffer of a peripheral control circuit.例文帳に追加

この構成は、第２のサブページのページ・バッファへビット・ライン・データをラッチすると同時に、周辺制御回路に出力バッファへ第１のサブページのページ・バッファに記憶されたデータをチェック・アウトさせる。 - 特許庁

To provide a serial data communication device in which data are transferred at high speed without increasing a frequency of a reference clock even when a one-bit time is not an integer multiple of the reference clock.例文帳に追加

１ビット時間が基準クロックの整数倍とならない場合にも、基準クロックの周波数を上げることなくデータ転送を高速で行うことができるシリアルデータ通信装置を提供する - 特許庁

An error correction circuit 8 carries out error correction processing using the check bit to data read from the memory array 2b, and the data which have been subjected to error correction processing are rewritten again in the memory arrays 2a, 2b.例文帳に追加

誤り訂正回路８は、メモリアレイ２ｂから読み出されたデータに対して検査ビットを用いて誤り訂正処理し、誤り訂正処理したデータを再びメモリアレイ２ａ，２ｂに再書き込みする。 - 特許庁

To provide an image data-processing apparatus which rotates image data with a small memory capacity at a high speed when a bit map development direction and a paper transfer direction are different from each other.例文帳に追加

この発明は画像データ処理装置に関し、ビットマップ展開の方向と、用紙の搬送方向とが異なる場合に画像データの回転処理を少ないメモリ容量で高速に実現することを課題とする。 - 特許庁

To provide a text data display apparatus which can deal with a plurality of character code displays without increasing the number of bits with respect to 8-bit original data and capable of simplifying a processing.例文帳に追加

８ビットの元データに対してビット数を増やすことなく複数の文字コード表示に対応可能となり、処理を単純化することができるテキストデータ表示装置を提供することを目的とする。 - 特許庁

When a communication part of an image forming apparatus receives the image data from the image processor, the control part makes the image data bit-mapped, and controls an image forming part so as to form an image on recording paper.例文帳に追加

画像形成装置の通信部が情報処理装置から上記画像データを受信すると、制御部は、その画像データをビットマップ化し、画像形成部を制御して画像を記録用紙に形成させる。 - 特許庁

To improve the speed of reading a semiconductor memory where bit data of a memory element is read through internal differential data lines and inputted to a sense amplifier circuit, and a latch circuit is connected to the output terminal of the sense amplifier circuit.例文帳に追加

メモリ素子のビットデータを内部差動データ線で読出しセンスアンプ回路に入力させ、センスアンプ回路の出力端子にラッチ回路を接続した半導体メモリの読み出しスピードを高速化する。 - 特許庁

The log function 206-2 latches the output of a counter in a 12-bit digital/analog converter 213 at the timing of outputting a pulse from a comparator 204 to determine data written into a data register group 211.例文帳に追加

コンパレータ２０４のパルス出力のタイミングで、ログ機能２０６−２は１２ビットデジタルアナログ変換器２１３内のカウンタの出力をデータレジスタ群２１１への書き込みデータを確定するためにラッチする。 - 特許庁

A second code analyzer compresses and encodes a history of multi-bit data appearing in a data bus or an address bus of a second microprocessor in the same procedure as that in the first code analyzer.例文帳に追加

第２の符号解析器は、第２のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、前記第１の符号解析器における手順と同一手順により圧縮して符号化する。 - 特許庁

If the data remains in the buffer, data of current (updated) version is compared with preceding version, and difference computed by, for example, exclusive OR operation for each per bit is transferred to the secondary reproducing device.例文帳に追加

残っている場合には、現在の（更新済の）バージョンのデータが、前のバージョンと比較され、例えばビットごとの排他的論理和演算により計算される差が、二次複製装置に転送される。 - 特許庁

An image recognition part 11 compares an image obtained by decoding the MPEG bit stream with a viewing limiting image (registered data) previously stored in a data base part 15 to judge matching/nonmatching.例文帳に追加

画像認識部１１では、ＭＰＥＧビットストリームをデコードした映像と、予め設定登録してデータベース部１５に保存しておいた視認制限画像（登録データ）とを比較して、一致／不一致を判断する。 - 特許庁

A scrambler 22 respectively scrambles the L kinds of bit sequences and produces L kinds of scrambled watermark data X' and an ECC part 24 adds a parity for an error correction to each of data.例文帳に追加

スクランブラ２２はそのＬ種類のビット系列をそれぞれスクランブルして、Ｌ種類のスクランブルされた透かしデータＸ'を生成し、ＥＣＣ部２４はそれぞれに誤り訂正のためのパリティを付加する。 - 特許庁

A shift data and a time code are written in an FIFO memory 11 and taken in a computing circuit 30 only in the case when a bit of 1 in value exists in a shift data of a shift register 10 at the time of the TDC mode.例文帳に追加

ＴＤＣモード時はシフトレジスタ１０のシフトデータ中に値が１のビットがある場合に限り、シフトデータとタイムコードがＦＩＦＯメモリ１１に書き込まれ、演算回路３０に取り込まれる。 - 特許庁

Photoelectric converters 601 to 610 of a number according to the bus clock of the moving picture data, are turned on, and they transmit using one or more cables 3 at a transmission speed according to the bit rate of the moving picture data.例文帳に追加

そして、動画像データのバスクロックに応じた数の光電変換器６０１〜６１０をオンにし、動画像データのビットレートに応じた伝送速度で１つまたは複数のケーブル３を使用して伝送する。 - 特許庁

After that, the decoder 21 reads out bit stream data from the time t1 from the IC memory 20, decodes it, an arithmetic processing section 24 generates an analog audio signal based on the decoded data, and it is outputted from a speaker 13.例文帳に追加

その後、、デコーダ21は、時刻ｔ１からのビットストリームデータをＩＣメモリ20から読み出して、復号し、演算処理部24は、その復号データに基づいてアナログオーディオ信号を生成して、スピーカ13から出力する。 - 特許庁

The image data in the retrieval range of a retrieval frame are supplied to a bit mask circuit 22, which sets the data of bits to '0' in order of from the LSB to the MSB and supplies them to the moving vector detecting circuit 11.例文帳に追加

検索フレームの検索範囲の画像データは、ビットマスク回路２２に供給され、LSBからMSBに向かう順番で、ビットのデータが”０”に設定され、動きベクトル検出回路１１に供給される。 - 特許庁

An address decoder includes input terminals for inputting address data of a prescribed number of bits and output terminals in the number smaller than the total number obtained by decoding the whole bit patterns of the address data of the prescribed number of bits.例文帳に追加

アドレスデコーダには所定ビット数のアドレスデータを入力する入力端子と、同アドレスデータの全てのビットパターンをデコードして得られる総数よりも少ない本数の出力端子を設ける。 - 特許庁

Also, low band control bit data for reducing the low band component of the spectrum provided in the data applied with the RLL(1,7) modulation on the specified part are recorded on each frame constituting the recording part D1-2.例文帳に追加

また、記録部Ｄ１−２を構成する各フレームには、所定の場所にＲＬＬ（１，７）変調を施したデータが有するスペクトラムの低域成分を減少させるための低域制御ビットデータを記録する。 - 特許庁

Input serial data Din are supplied from an input terminal 105 to a signal phase converter 104, and a clock CL synchronizing with each bit of the data Din is inputted from the input terminal 106 to the signal phase converter 104.例文帳に追加

信号位相変換器１０４に、入力端子１０５から入力シリアルデータＤinを供給し、入力端子１０６からデータＤinの各ビットに同期したクロックＣＬを入力する。 - 特許庁