「delayed memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The sampling circuit 530 takes in and outputs an output from the memory 300 at timing of the delayed clock.例文帳に追加

サンプリング回路530は、メモリ300からの出力を前記遅延クロックのタイミングで取り込んで出力する。 - 特許庁

A data bus 6-1 transfers waveform data read from the waveform memory 2, and a data bus 6-2 transfers music sound data delayed with the delay memory 3.例文帳に追加

データバス6-1は、波形メモリ2から読み出された波形データを転送し、データバス6-2は、遅延メモリ3で遅延された楽音データを転送する。 - 特許庁

A strobe signal s100a from a memory 100 is delayed through delay circuits 1031 to 103n of a strobe delay selection part 103 to a plurality of delayed strobe signals.例文帳に追加

メモリ１００からのストローブ信号ｓ１００ａはストローブ遅延選択部１０３の遅延回路１０３１〜１０３ｎで遅延されて複数の遅延ストローブ信号となる。 - 特許庁

To provide a synchronous memory controller for suppressing an access operation from being delayed while securing compatibility with a synchronous memory (SDRAM), and to provide a synchronous memory and its control method.例文帳に追加

ＳＤＲＡＭとの互換性を確保しつつ、アクセス動作に遅れが生じることを抑制することができる同期型メモリコントローラ、同期型メモリ及びその制御方法を提供する。 - 特許庁

A latch signal is outputted to a random number value memory circuit 531 synchronizing a clock signal inverted or delayed.例文帳に追加

また、反転または遅延させたクロック信号に同期して、ラッチ信号を乱数値記憶回路５３１に出力する。 - 特許庁

The selector SL1 selects the signal line 24 upon receipt of the memory write signal, and applies the delayed clock signal to input/output memory control circuits 22, 23.例文帳に追加

セレクタＳＬ１は、メモリライト信号の受信に応じて信号線２４を選択し、遅延されたクロック信号を入出力メモリ制御回路２２，２３に印加する。 - 特許庁

An output is provided with two memory blocks 5 and 6 connected with a delayed addition part 7 and a received signal is digitalized and is stored in the first memory block 5.例文帳に追加

出力が遅延加算部７に接続された２つのメモリブロック５、６を備え、受信信号はディジタル化され、第１のメモリブロック５に記憶される。 - 特許庁

This semiconductor memory device has memory banks divided into a plurality of blocks, and a signal control section in which an activation signal supplied to a first sense amplifier of a first memory block included in the memory bank is delayed by the prescribed time, this delayed activation signal is supplied to a second sense amplifier of a second memory blocks included in the memory bank.例文帳に追加

半導体記憶装置において、複数のブロックに分割したメモリバンクと、前記メモリバンクに含まれる第１のメモリブロックの第１のセンスアンプに供給される活性化信号を所定の時間だけ遅延させて、前記メモリバンクに含まれる第２のメモリブロックの第２のセンスアンプに対し、この遅延させた活性化信号を供給する信号制御部とを有する構成とする。 - 特許庁

A receiving light control circuit 23 is provided with a delayed data memory part 29 for storing the delayed data regarding the input delayed data of receiving light signals S1 to S3 corresponding to the whole distance of signal line to which each of light receiving elements 22a to 22l is connected.例文帳に追加

受光制御回路２３には、各受光素子２２ａ〜２２ｌが接続される信号ライン全体の距離に対応した受光信号Ｓ１〜Ｓ３の入力遅れ時間に関する遅延データを記憶する遅延データ記憶部２９が設けられている。 - 特許庁

These delayed data are stored in a second memory part 6 while successively updating the head of the data for one piece of sampling data.例文帳に追加

同遅延したデータの先頭であって１サンプリングデータ分を順次更新しつつ第２のメモリ部６に記憶する。 - 特許庁

To perform surely read-out operation in a semiconductor integrated circuit incorporating a memory cell having a delayed-write function.例文帳に追加

メモリセルを内蔵し、ディレイドライト機能を有する半導体集積回路に関し、読み出し動作を確実に実行する。 - 特許庁

To give a mask function to a semiconductor integrated circuit provided with a memory cell and having a delayed write-function.例文帳に追加

本発明は、メモリセルを備えディレイドライト機能を有する半導体集積回路に、データのマスク機能を持たせることにある。 - 特許庁

This memory device starts access to a memory directly or being delayed by the number of clocks controlled by the clock counter of a command while being controlled by a controller 22.例文帳に追加

このメモリ装置は、メモリへのアクセスを即時、またはメモリ・コントローラによって定義されるように、コマンドのクロック・カウントによって定義されたクロック数だけ遅延させて開始する。 - 特許庁

When memory accesses from access sources 1 and 2 compete with respect to the RAM 3, a memory access from the access source 2 is delayed by the memory access arbitration circuit 10 within the access cycle, and arbitration is performed so that the memory access to the RAM 3 is made before the next memory access.例文帳に追加

ＲＡＭ３に対してアクセス元１、２からのメモリアクセスが競合した場合、メモリアクセス調停回路１０によって、アクセス元２からのメモリアクセスを、そのアクセスサイクル内で遅延させて、次のメモリアクセスまでにＲＡＭ３に対してメモリアクセスが行われるように調停する。 - 特許庁

Subsequently, next data is read out from the memory 100, and the selection part 105a outputs a delayed pulse signal, which is delayed at a delay circuit 1052 located in the following stage, to the latch circuit 106.例文帳に追加

次回は、メモリ１００からは次のデータが読み出されると共に、選択部１０５ａは、次段に位置する遅延回路１０５２により遅延した遅延パルス信号をラッチ回路１０６に出力する。 - 特許庁

In the case where the Step 100 and Step 101 judge the above as 'No', a signal of 'power off' is sent to each of the electrodes and power sources and concurrently the delayed time memory section begins to count the delayed time (Step S102).例文帳に追加

ステップＳ１００及びＳ１０１でＮＯと判定された場合は、即座に各電極電源に電源ＯＦＦ信号を発し、同時に遅延時間記憶部が遅延時間のカウントを開始する（ステップＳ１０２）。 - 特許庁

At the time of read operation of a real memory cell, variation speed of the dummy bit line XDBL by the dummy memory cell DMC1 to the first logic level is delayed by the second logic level held in the second dummy memory cell DMC2.例文帳に追加

リアルメモリセルの読み出し動作時に、第１ダミーメモリセルＤＭＣ１によるダミービット線ＸＤＢＬの第１論理レベルへの変化速度は、第２ダミーメモリセルＤＭＣ２に保持された第２論理レベルにより遅くなる。 - 特許庁

Data s100b from the memory 100 is then delayed through delay circuits 1041 to 104n of a data delay selection part 104 to a plurality of delayed data, from which optimum data delayed optimally is selected according to the comparison and determination in the expected value comparison part 108 and delay determination part 109.例文帳に追加

その後、メモリ１００からのデータｓ１００ｂをデータ遅延選択部１０４の遅延回路１０４１〜１０４ｎで遅延させて複数の遅延データとして、その中から、前記期待値比較部１０８及び遅延判定部１０９での比較判定に基づいて、最適遅延の最適データが選択される。 - 特許庁

To obtain an image processor performing a neighborhood operation by using image data delayed by a delay memory, image data read from an image memory and image data inputted from a data interface.例文帳に追加

遅延メモリで遅延された画像データ、画像メモリから読出された画像データおよびデータインターフェイスから入力された画像データとを用いて近傍演算を行う画像処理装置を得る。 - 特許庁

At this point, the original audio is delayed by a memory 16 operated in a FIFO mode, the original audio is delayed through a path of ADC 22 to memory16 to DAC 27 and synthesized with the original audio to drive a speaker 60.例文帳に追加

この時、原音声の遅延はメモリ１６をＦＩＦＯ動作させることにより行うので、原音声をＡＤＣ２２→メモリ１６→ＤＡＣ２７というパスを経て遅延させ、これを原音声に合成し、スピーカ６０を駆動する。 - 特許庁

A vector between the video signal from the first frame memory 3 which is one frame delayed behind the video signal from the signal input unit 1 and the video signal from the second frame memory 3 which is two frames delayed behind the video signal from the signal input unit 1 is detected as a motion vector.例文帳に追加

信号入力部１からの映像信号よりも１フレ-ム分遅延された第１フレ-ムメモリ３からの映像信号と、信号入力部１からの映像信号よりも２フレ-ム分遅延された第２フレ-ムメモリ５からの映像信号との間のベクトルを、動きベクトルとして検出する。 - 特許庁

Therefore, the apparatus can reduce the memory capacity with the simple configuration and sound the plurality of sounds delayed on the time axis by the one-time strike of the keyboard keys.例文帳に追加

したがって、簡素な構成でメモリ容量も少なくして、１回の押鍵で複数音を間軸上でずらして発音可能となる。 - 特許庁

Further, a low latency-desired packet is also stored on low latency memory 510 and 530 without going via the delay part 506 or 526 and therefore is not delayed.例文帳に追加

低遅延希望パケットは、さらに、遅延部５０６、５２６を通らず低遅延用メモリ５１０、５３０にも書き込まれるため遅延が加わらない。 - 特許庁

The video signal is delayed by the phase delay part 3 by using a memory so that the phase difference between the controller side and the camera side is relatively removed.例文帳に追加

映像信号は、位相遅延部３で、メモリを用いて遅延させ、コントローラ側とカメラ側との位相差が相対的になくなるようにする。 - 特許庁

To overcomes a drawback of an integrated circuit memory where the enable of a row selection circuit is delayed until appropriate address source is determined.例文帳に追加

集積回路メモリのための回路および方法は、適切なアドレスソースを定めるまで行選択回路のイネーブルを遅延させる欠点を克服する。 - 特許庁

A line memory 26 delays the image data transferred to the aperture row of the image pickup section by one horizontal scanning period only and the delayed image data are given to a comparator 28.例文帳に追加

ラインメモリ２６は、撮像部の開口行に移送された画像データを１水平走査期間だけ遅延させて比較器２８に入力する。 - 特許庁

Expected value data received by the comparison discriminating circuits 22, 24 is delayed by the same delay as the control signal CNTL received by each memory circuit 21, 23.例文帳に追加

比較判定回路２２，２４が受け取る期待値データＴＰは、各メモリ回路２１，２３が受け取る制御信号ＣＮＴＬと同じ遅延を受ける。 - 特許庁

When an image memory 11 delays an input image signal and outputs a delayed image signal, a correlation detection circuit 12 detects a correlation between the input image signal and the delayed image signal and outputs a plurality of motion vector candidates.例文帳に追加

画像メモリ１１が入力画像信号を遅延させて遅延画像信号を出力すると、相関検出回路１２は入力画像信号と遅延画像信号との相関を検出して複数の動きベクトル候補を出力する。 - 特許庁

Thus voltage decrease can be delayed during the battery voltage fall right after a collision of a vehicle, and processing time of collision memory on a collision memory circuit is fully secured.例文帳に追加

これにより、車両の衝突に伴うバッテリ電圧の低下時においてその電圧低下を遅らせることができ、衝突記憶回路１８への衝突記憶の処理時間が十分に確保できる。 - 特許庁

Thus, the capacity of the 2nd memory 56 can be made smaller than the 1st memory, and automatic detection of a delayed phase and matching of output data phase can be executed efficiently by saving the scale of the hardware.例文帳に追加

このため、第２メモリのメモリ容量を第１メモリより小さくすることができ、位相遅延の自動検出及び出力データ位相の一致をハードウエア規模を削減して、効率よく行うことができる。 - 特許庁

A time base correction circuit 15 stores an input signal to a memory 6 and reads the stored signal in timing delayed for a predetermined time from V synchronization of the input signal.例文帳に追加

時間軸補正回路１５は、入力信号をメモリ６に格納し、入力信号のＶ同期から所定時間だけ遅れたタイミングで読み出す。 - 特許庁

As for the high-resolution processing, an input image B, which is the input image A delayed by a memory device 30 by one frame, is used as a reference image.例文帳に追加

高解像度化の処理には、入力画像Ａをメモリ装置３０によって１フレーム遅延させた入力画像Ｂが参照画像として用いられる。 - 特許庁

To overcome such defect that 'enable' of a row selection circuit is delayed until an appropriate address source is decided in a circuit and a method for an integrated circuit memory.例文帳に追加

集積回路メモリのための回路および方法は、適切なアドレスソースを定めるまで行選択回路のイネーブルを遅延させる欠点を克服する。 - 特許庁

To provide a storage subsystem in which write processing from a cache memory to a plurality of types of storage devices is not delayed even when a plurality of types of storage devices are provided.例文帳に追加

複数の種類の記憶デバイスを備えても、キャッシュメモリから複数の種類の記憶デバイスへのライト処理が停滞しないストレージサブシステムを提供する。 - 特許庁

Memory data DQ are acquired from a data strobe signal DQS delayed by predetermined delay quantity by a delay part 301h, and read by a CPU 300.例文帳に追加

遅延部３０１ｈにより所定の遅延量遅延したデータストローブ信号ＤＱＳよりメモリデータＤＱが取得され、ＣＰＵ３００に読み込まれる。 - 特許庁

A clock generator generates an internal clock signal 3b delayed to improve reliability of data from a flash memory responding to an external output enable signal 21a.例文帳に追加

クロックジェネレータは、外部出力イネーブル信号21aに応答してフラッシュメモリからのデータの信頼性を増すために遅延される内部クロック信号3bを生成する。 - 特許庁

In a clock forming part 102, a printing clock in which a reference clock from a reference clock forming part 100 is delayed is formed based on the delay time from the memory 104, and is outputted.例文帳に追加

クロック生成部１０２ではメモリ１０４からの遅延時間をもとに基準クロック生成部１００からの基準クロックを遅延した印字クロックを生成し出力する。 - 特許庁

With a clock signal applied to the D flip-flop M3 as a reference, time is delayed by 't', '2t', and '3t', respectively, and the D flip-flops of a memory element operate with time delay.例文帳に追加

ＤフリップフロップＭ３に印加されるクロック信号を基準に，“ｔ”，“２ｔ”，“３ｔ”時間ずつ遅延し，メモリ素子の各Ｄフリップフロップは互いに時差をおいて動作する。 - 特許庁

To provide a memory control circuit and a control method securing normal data writing even when a signal serving as a reference for writing is advanced or delayed.例文帳に追加

書き込みの準拠となる信号に進みや遅れが生じた場合でも、データの正常な書き込みを確保するメモリー制御回路及び制御方法を提供する。 - 特許庁

The compressed motion detection signal CMV delayed by one field period in the memory 104 is expanded by an expansion circuit 110 to obtain a motion detection signal MVb of one preceding field.例文帳に追加

メモリ１０４で１フィールド期間遅延された圧縮動き検出信号ＣＭＶを伸長回路１１０で伸長し、１フィールド前の動き検出信号ＭＶｂを得る。 - 特許庁

A chromaticity determination circuit 212 determines whether the delayed and sent image data are chromatic or achromatic for each of image data in a main scanning direction and stores results in a memory 212a.例文帳に追加

有彩判定回路２１２は、遅延して送出された画像データに対して主走査方向の画像データごとに有彩色か無彩色かを判定し、メモリ２１２ａに格納する。 - 特許庁

To provide an apparatus having a simple configuration dispensing with a sequencer, reducing a memory capacity, and capable of sequentially sounding with a plurality of sounds delayed on a time axis by one-time strike of keyboard keys.例文帳に追加

シーケンサを不要とした簡素な構成でメモリ容量も少なくして、１回の押鍵で複数音を時間軸上でずらして順次発音可能な装置を提供する。 - 特許庁

Amplifiers 12, 13 control the amplitude of the delayed musical sound signals outputted from two taps of the delay memory 11 according to the set values to output them.例文帳に追加

アンプ１２及びアンプ１３は、遅延メモリ１１の２つのタップから出力される、遅延された楽音信号の振幅を設定値に応じて制御して出力する。 - 特許庁

A clock generating circuit of a semiconductor memory apparatus includes a phase splitter that delays a clock to generate a delayed clock and inverts the clock to generate an inverted clock, and a clock buffer that buffers the delayed clock and the inverted clock and outputs them as a rising clock and a falling clock.例文帳に追加

本発明は、クロックを遅延させて遅延クロックを生成し、前記クロックを反転させて反転クロックを生成する位相スプリッタと、遅延クロック及び反転クロックをバッファリングして、立ち上りクロック及び立ち下りクロックとして出力するクロックバッファを含む。 - 特許庁

The number of times of the A/D conversion during the noise elimination time window of the A/D converter 1 is defined as n, the data S2 for each A/D conversion are written to a FiFo memory 2 and the conversion data delayed for n times are outputted from the FiFo memory 2.例文帳に追加

Ａ／Ｄ変換器１のノイズ除去時間窓の間のＡ／Ｄ変換回数をｎとして、Ａ／Ｄ変換毎のデータＳ２をＦｉＦｏメモリ２に書き込み、ｎ回遅らせた変換データをこのＦｉＦｏメモリ２から出力する。 - 特許庁