「delayed memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

An access right to the frame memory 107 is given preferentially in sequence from the encoding circuit which is delayed, based on the sequence computed by the processing progress sequence computing means.例文帳に追加

そして、処理進捗順序算出手段により算出された順序を基に、処理進捗が遅れている符号化回路から順に優先的にフレームメモリ１０７へのアクセス権を与える。 - 特許庁

A multiplexing section 13 multiplexes the reduced image generated from preceding data upon image signals outputted from a delaying memory 3 within one-picture time after the image signals are delayed by means of the delaying memory 3, by the period of time required for generating the reduced image from the inputted image signals and storing the reduced image in the memory 11.例文帳に追加

また、遅延メモリ３によって、前記入力画像信号より縮小画像生成し前記先行データメモリに記憶する時間だけ時間を遅延させた後、多重化部１３は、前記先行データから出力された縮小画像と、前記遅延メモリから出力された画像信号とを１ピクチャ時間内で多重化する。 - 特許庁

That output is delayed for one clock by an FF 14 and ORed with a first CPU clock C1 by an OR gate 15, and a second CPU clock C3 supplied to a CPU 11 and a memory 12 is fixed at the logic value 1 and is temporarily stopped.例文帳に追加

それをFF14により１クロック分遅らせ、オアゲート15で第１のCPUクロックC1との論理和をとり、CPU11及びメモリ12に供給される第２のCPUクロックC3は論理値１に固定され、一時停止する。 - 特許庁

Thus, even when an environmental parameter such as a surrounding temperature or power supply voltage changes, the data strobe signal is delayed according to it so that it is possible to stably read memory data.例文帳に追加

このような構成では、周囲温度や電源電圧などの環境パラメータが変化しても、それに応じてデータストローブ信号が遅延されるので、安定してメモリデータを読み込むことが可能となる。 - 特許庁

The broadcast receiving device restores the received broadcast signal to a video signal and performs movement adaption type sequential scanning conversion processing by using the video signal having been delayed by a video memory part 26.例文帳に追加

受信した放送信号から映像信号を復元し、映像メモリ部２６で遅延した映像信号を用いて動き適応型の順次走査変換処理を施す放送受信装置である。 - 特許庁

The determination result of an Nth field by the dynamic and static video determination portion 12 is used for interpolation at the sub-interpolating portion 14 as the determination result of an (N-1)th field by being delayed by the field memory 11a.例文帳に追加

また、動画静止画判定部１２による第Ｎフィールドの判定結果を、フィールドメモリ１１ａによって遅延させて第（Ｎ−１）フィールドの判定結果とし、副補間部１４における補間に用いる。 - 特許庁

Analog signals outputted from the solid-state image pickup element inside an image pickup part 11 are converted to digital signals in an A/D converter 12 and the converted digital signals are delayed for one frame in a frame memory 15.例文帳に追加

撮像部１１内の固体撮像素子より出力されるアナログ信号を、Ａ／Ｄ変換器１２でデジタル信号に変換し、変換されたデジタル信号をフレームメモリ１５で１フレーム遅延する。 - 特許庁

To reduce a memory capacity for developing a correction table even when luminance correction and color correction are performed so as to output corrected image data without being delayed in a display operation of an image display device.例文帳に追加

画像表示装置の表示動作に遅れることなく補正した画像データを出力できるように輝度補正と色補正とを行っても、補正テーブルを展開するためのメモリ容量を小さくする。 - 特許庁

A correlation with the frame before by one delayed by a frame memory 9 is taken and coded, and selected as a P picture as the selective means 11 in the inter-frame predictive coding means 10 in other frames.例文帳に追加

また、他のフレームは、フレーム間予測符号化手段１０において、フレームメモリ９で遅延された１つ前のフレームとの相関がとられて符号化され、選択手段１１でＰピクチャとして選択される。 - 特許庁

If such cycles must be created, it is important to ensure they are explicitly broken to avoid the delayed destruction of objects and increased memory consumptionwhich occurs.Though the cycle detector will catch these, destruction of the frames(and local variables) can be made deterministic by removing the cycle in a finally clause.例文帳に追加

参照の削除をPythonの循環参照検出機能にまかせる事もできますが、finally節で循環参照を解除すれば確実にフレーム(とそのローカル変数)は削除されます。 - Python

When the output timing of a guard interval of a signal having been delayed by a delay memory 805 matches a part of an effective symbol before the delay respectively, the correlation of the signal in this period becomes high.例文帳に追加

遅延メモリ８０５によって遅延後の信号のガードインターバルの出力タイミングと遅延前の有効シンボルの部分とがそれぞれ一致すると、この期間における信号の相関は高くなる。 - 特許庁

A rate signal is outputted based on a cycle information stored in a rate memory, the rate signal is delayed to output edges based on timing information of an edge memory, and the IC tester for testing a device under test is improved, using the edges.例文帳に追加

本発明は、レートメモリに格納された周期情報に基づいて、レート信号を出力し、このレート信号を、エッジメモリのタイミング情報に基づいて、遅延し、エッジを出力させ、このエッジを用いて、被試験対象の試験を行うＩＣテスタに改良を加えたものである。 - 特許庁

The memory controller includes a delay circuit 3 for delaying data strobe signals and at least two FIFO buffer parts 7, 8, 9 for respectively storing the data values of data signals from a memory on the basis of the at least two data strobe signals delayed by the delay circuit 3.例文帳に追加

本発明にかかるメモリ制御装置は、データストローブ信号を遅延させる遅延回路３と、遅延回路３により遅延された少なくとも２つのデータストローブ信号に基づき、メモリからのデータ信号のデータ値を各々格納する少なくとも２つのＦＩＦＯバッファ部７、８、９を有する。 - 特許庁

The delay time in a buffer memory 001 is delayed just by a period which is obtained by subtracting the initial occupancy quantity of a virtual buffer from the maximum occupancy quantity of the virtual buffer and dividing the difference by a fixed rate by using a controller 002 so that the delay and the buffer memory capacity can be suppressed low.例文帳に追加

バッファ・メモリ００１における遅延時間を、コントローラ００２により、仮想的バッファの最大占有量から仮想的バッファの初期占有量を減じ固定レートで除算した時間だけ遅延させることにより、遅延およびバッファ・メモリ容量を低く抑える。 - 特許庁

The emphasis of the level difference of the video signal is performed, for instance, by calculating the difference between a signal that is delayed by a field memory and the original signal, adding the difference to the original signal, after amplifying the difference if necessary, and outputting it.例文帳に追加

映像信号のレベル差の強調は、例えば、フィールドメモリにより遅延した信号と元の信号との差を求め、その差を、必要に応じて増幅した後、元の信号に加えて出力することで行う。 - 特許庁

The semiconductor memory device is provided with a delaying means and if the write signal WE is generated, the output of an internal write control signal WDRV is delayed until the activation of the column activation signal ZCOLRE.例文帳に追加

本発明は遅延手段を備え、書き込み信号ＷＥが発生しても、カラム活性化信号ＺＣＯＬＲＥが活性化されるまで、内部書き込み制御信号ＷＤＲＶの出力を遅延させた。 - 特許庁

In the semiconductor memory device, a delay inverter circuit 10 is constituted of enhancement type transistors Tr2, Tr3, and outputs a read-out signal RS1 in which a clock signal CK2 input from the outside is delayed to a sense amplifier circuit.例文帳に追加

遅延インバータ回路１０は、エンハンスメントタイプ・トランジスタＴｒ２，Ｔｒ３から構成され、外部から入力されるクロック信号ＣＫ２を遅延した読み出し信号ＲＳ１をセンスアンプ回路に出力する。 - 特許庁

When starting the system of an image reading device, an S/H timing is phase-shifted to a direction delayed with an optional interval by a phase adjusting part 47, and digital image data are obtained in the S/H timing, and stored in a memory 46.例文帳に追加

画像読取装置のシステム起動時に、位相調整部４７により任意の間隔で遅れる方向へＳ／Ｈタイミングを位相シフトさせ、そのＳ／Ｈタイミングにおけるデジタル画像データを取得し、メモリ４６に保存する。 - 特許庁

Thus, the memory controller 20 can receive read data by the internal clock signal for reception, when the number of delayed clocks elapses after a read command has been issued in the case of receiving the read data (DQ signal).例文帳に追加

これにより、メモリコントローラ２０は、リードデータ（ＤＱ信号）を受信するにあたり、リードコマンドを発行してから、遅延クロック数経過した時点で、受信用内部クロック信号によりリードデータを受信することができる。 - 特許庁

Since the scanned image data in the scanning buffer 25 are coded and then stored in an image memory 23, when the coding is delayed, the quantity of the scanned image data in the scanning buffer 25 reaches the 1st prescribed quantity.例文帳に追加

スキャンバッファ２５内のスキャン画像データは、符号化されてから第２画像メモリ２３に記憶されるので、この符号化が遅れたときに、スキャンバッフ２５内のスキャン画像データの量が第１所定量に達する。 - 特許庁

By using the two memory portions, even if one portion receives an excessive delay, it makes possible that the buffer generates the arrangement data stream from a plurality of delayed data portions by latency time of n bit block level.例文帳に追加

２つのメモリ部を使用することによって、たとえ１つの部分が過度の遅延を受けても、バッファがｎビットブロックレベルの待ち時間で複数の遅延されたデータ部分から配列データストリームを生成することを可能とする。 - 特許庁

The controller fetches data of a different address output from the nonvolatile memory for each cycle of the read control signal in synchronization with the output timing of the read control signal delayed by one cycle.例文帳に追加

コントローラは、ＥＤＯ出力モードを設定した不揮発性メモリがリード制御信号の周期毎に出力する異なるアドレスのデータをリード制御信号の一周期遅れの出力タイミングに同期して取り込む。 - 特許庁

To provide a video image reproducer, reduced in a load with respect to the data memory device of RAID construction and prevented the reading of video image data from being delayed while effecting high-speed reproduction with a high reaction speed.例文帳に追加

ＲＡＩＤ構成のデータ記憶装置に対する負荷が軽減され、かつ、映像データの読み出しの遅延が防止されると共に速い反応速度で高速再生が行われる映像再生装置を提供する。 - 特許庁

This liquid crystal device includes a memory 82 having a half capacity of display pixel, and image signals input from the outside are written into the pixel as first field data; whereas, second field data delayed with respect to the first field data are generated, by reading the image signals, after storing the image signals in the memory 82.例文帳に追加

本発明の液晶表示装置は、表示画素の１／２の容量を持つメモリ８２を備え、外部から入力された画像信号を第１のフィールドデータとして画素に書き込む一方、画像信号をメモリ８２に記憶させた後に読み出すことによって第１のフィールドデータに対して遅延した第２のフィールドデータを生成する。 - 特許庁

Especially for an input synchronization signal(periodic V), if an output synchronization signal is delayed by (1/2)V and generated, the image memory can be made half of the capacity for one screen, and thereby the capacity of the image memory can be greatly reduced as compared with a conventional case.例文帳に追加

特に、入力画像データの入力同期信号（周期Ｖ）に対して、出力同期信号を（１／２）Ｖ送らせて出力するようにすれば、画像メモリの容量として、１画面分の半分程度で済ませることが可能となり、これにより、画像メモリの容量を従来よりも大幅に削減することが可能となる。 - 特許庁

A CPU 48 compares a difference between the previous and this time storage values stored in the memory 46 as changing amounts with a threshold, and when the changing amounts do not exceed the threshold, the CPU shifts the phase of the S/H timing to a direction delayed to a CCD output.例文帳に追加

ＣＰＵ４８は、メモリ４６に保存された前回と今回の保存値の差を変化量としてしきい値と比較し、超えていない場合は、ＣＣＤ出力に対して遅れる方向へＳ／Ｈタイミングの位相をシフトさせる。 - 特許庁

To obtain a delayed synchronization loop circuit for a semiconductor memory device in which an operating frequency region is largely extended and a difference of a jitter characteristic attended with an operating frequency is avoided, and to obtain the control method for the circuit.例文帳に追加

動作周波数領域を大きく広げることができるとともに、動作周波数に伴うジッタ特性の差をなくすことができる半導体メモリ装置の遅延同期ループ回路及びそれに対する制御方法を提供すること。 - 特許庁

Moreover, the control circuit 26 activates a latch data signal in a third K cycle and a burst memory 20 outputs a pre- accessed data after a delayed time.例文帳に追加

バースト・アドレスは、非同期メモリ・コア４０の入力に駆動されるが、非同期メモリ・コア４０からの出力データは、第１サイクルの直後である周期的なクロック信号の第２サイクル後に生じる周期的なクロック信号の第３サイクルまでラッチされない。 - 特許庁

By this arrangement, potential rise of the drain power source line 12 is delayed and the time supplying the drain voltage MCD from the charging circuit 50 becomes longer, and the memory cell array 10_i can be surely charged up to the drain voltage MCD.例文帳に追加

これにより、ドレイン電源線１２の電位上昇が遅延して充電回路５０からドレイン電圧ＭＣＤを供給する時間が長くなり、メモリセルアレイ１０_ｉを確実にドレイン電圧ＭＣＤまで充電することができる。 - 特許庁

To control a single pot memory employed by the intermittent photographing video recording and reproducing device so that no collision between a reproduced address and a recording address takes place, read data are not delayed and an unreasonable operation of a deck section is prevented.例文帳に追加

間欠撮影録画再生器に単一ポットを有するメモリを用い、再生するアドレスと記録アドレスとの衝突がなく、読み出されるデータに遅延がなく、デッキ部の無理な動作を防止するように、前記メモリを制御する。 - 特許庁

A read/write circuit 117 is controlled by delayed internal control signals MAE1, WBE1, thereby, read or write for a memory cell array is performed in timing in accordance with a value set to the AL setting register 132.例文帳に追加

読み出し／書込み回路１１７は、遅延された内部制御信号ＭＡＥ１，ＷＢＥ１によって制御され、これによりＡＬ設定レジスタ１３２に設定された値に応じたタイミングでメモリセルアレイに対する読み出し又は書込みを行う。 - 特許庁

There is a memory 25 for storing a main voice signal and a subvoice one in the bilingual broadcasting before prescribed time, and one of the main voice signal and the subvoice one is delayed and outputted under the control of a microcomputer 30.例文帳に追加

二ヶ国語放送における主音声信号と副音声信号とを所定時間以前まで記憶するメモリ２５を備えさせ、マイコン３０の制御にての主音声と副音声のいずれか一方を他方より遅延出力させる。 - 特許庁

The latency counter includes a clock delay module for delaying an input clock based on at least one delay amount to output it as a delayed input clock, a frequency detector for detecting the frequency of a specific signal in a memory to set a delay amount based on this frequency, and a delay control signal generation module for outputting first and second delayed control signals corresponding to memory access control signals.例文帳に追加

レイテンシーカウンターは、少なくとも１つの遅延量に基づいて入力クロックを遅延させ、遅延済み入力クロックとして出力するクロック遅延モジュールと、メモリーにおける特定信号の周波数を検出し、これに基づいて遅延量を設定する周波数検知器と、遅延済み入力クロックと出力クロックに基づいて、メモリーアクセス制御信号に対応する第一遅延済み制御信号と第二遅延済み制御信号を出力する遅延制御信号発生モジュールとを含む。 - 特許庁

The memory device control circuit controls a memory device having the data strove signal for fetching the data, and comprises two kinds of delay circuits for delaying the data strobe signal, handling the data strobe signal delayed by one delay circuit as a clock for fetching read data, and handling the data strobe signal delayed by the other delay circuit as an enable signal for fetching the read data.例文帳に追加

データを取り込むためのデータストローブ信号を有するメモリデバイスの制御を行うメモリデバイス制御回路であって、データストローブ信号に対して遅延を付加する２種類の遅延回路を有し、一方の遅延回路にて遅延が付加されたデータストローブ信号を読み込みデータを取り込むためのクロックとして取り扱い、他方の遅延回路にて遅延が付加されたデータストローブ信号を読み込みデータを取り込むためのイネーブル信号として取り扱うことを特徴とするメモリデバイス制御回路。 - 特許庁

Delayed signals are formed by delaying an orthogonally demodulated OFDM signal at three stages of 252 μs, 504 μs and 1008 μs, for example, in a FIFO memory 11, these delayed signals and an FODM signal are correlated by correlators 12a-12c, and these correlated signals are added cumulatively by cumulative adders 13a-13c and are supplied to a symbol synchronism acquiring part 14.例文帳に追加

直交復調したＯＦＤＭ信号をＦＩＦＯメモリ１１で例えば２５２μｓ、５０４μｓ及び１００８μｓの３段階に遅延させた遅延信号を形成し、これら遅延信号とＦＯＤＭ信号との相関を相関器１２ａ〜１２ｃで取り、これらの相関信号を累積加算器１３ａ〜１３ｃで累積加算し、これをシンボル同期取得部１４に供給する。 - 特許庁

A memory possessed by a controller 67 controlling the whole operation of the absorption refrigerating unit stores refrigerant pump delayed operation conditions specified by the temperature of the lithium bromide solution in a regenerator 7, and by the inlet temperature of the cooling water flowing in a condenser 3.例文帳に追加

吸収冷凍機の動作全般を制御するコントローラ67が有するメモリは、再生器７内の臭化リチウム溶液の温度と、凝縮器３を流通する冷却水の入口温度とで規定される冷媒ポンプ遅延運転条件を記憶している。 - 特許庁

To prevent a restart of stationary processing corresponding to turning-on of an electric power source switch from being delayed excessively, while writing a backup data in to the utmost, in an electronic controller of writing the backup data into a flash memory during self-shut processing.例文帳に追加

セルフシャット処理中にバックアップデータをフラッシュメモリに書き込む電子制御装置において、バックアップデータの書き込みを極力行わせつつ、電源スイッチのオンに対応する定常処理の再開が過剰に遅延されてしまうことを防止する。 - 特許庁

According to the device 1 with the above configuration, since the generated data for a random number are stored in the memory 3, arithmetic operations can continuously be performed without being delayed by utilizing the data for a random number stored in the memory even in the case of performing such high-speed operation processing in which the necessary frequency of random numbers, etc., surpasses the generation frequency of random pulses.例文帳に追加

上記構成の確率的選択装置１によれば、生成された乱数用データはメモリ３に蓄積されているので、乱数等の必要頻度がランダムパルスの発生頻度を上回るような高速演算処理を実行した場合でも、メモリに蓄積されている乱数用データを利用して滞り無く演算を継続することができる。 - 特許庁

The hold memory circuit 24 is provided with: a delay circuit for delaying an inputted horizontal synchronizing signal LS; a hold latch cell for latching display data DR, DG and DB on the basis of the horizontal synchronizing signal LS delayed by the delay circuit; and a control circuit for outputting an output timing signal LSOUT to the switch circuit 28 when the horizontal synchronizing signal LS delayed by the delay circuit is inputted.例文帳に追加

ホールドメモリ回路２４は、入力された水平同期信号ＬＳを遅延させる遅延回路と、遅延回路により遅延された水平同期信号ＬＳに基づいて表示データＤＧ・ＤＢ・ＤＢをラッチするホールドラッチセルと、遅延回路により遅延された水平同期信号ＬＳが入力されるとスイッチ回路２８に出力タイミング信号ＬＳＯＵＴを出力するコントロール回路とを備える。 - 特許庁

Next, the memory controller 20 counts the number of clocks of the internal clock for receiving, after an OUT 1 command has been issued to the DRAM 30_2 until reception of a high-level data signal from the DRAM 30_2 as a DQ data signal and holds the counted number as the number of delayed clocks.例文帳に追加

次いで、メモリコントローラ２０は、ＤＲＡＭ３０_２に対してＯＵＴ１コマンドを発行してから、ＤＲＡＭ３０_２からＤＱデータ信号としてハイレベルデータ信号を受けるまでの間、受信用内部クロックのクロック数をカウントし、遅延クロック数として保持する。 - 特許庁

The acknowledgement is delayed until the operation is completed (i.e., until the memory is updated and the data are visible to the remote processor), as determined by a read operation initiated and performed by the receiving I/O adapter transparent to the sending I/O adapter.例文帳に追加

送信Ｉ／Ｏアダプタに対してトランスペアレントな受信Ｉ／Ｏアダプタが開始し実行する読み取り操作により決定されるように、肯定応答は、操作が完了するまで（即ち、メモリが更新され、データがリモート・プロセッサに見えるようになるまで）遅延される。 - 特許庁

After a transfer error detection circuit 306 detects a transfer error that transfer data from a memory controller 170 to a recording modulation circuit 300 is delayed for a recording clock process, the number of transfer errors is counted in units of sync-frame in a transfer error count circuit 307.例文帳に追加

メモリコントローラ１７０から記録変調回路３００への転送データが記録クロック処理に間に合わない転送エラーを転送エラー検出回路３０６で検出した後、転送エラーカウント回路３０７にてシンクフレーム単位で転送エラー回数をカウントする。 - 特許庁

This read-out circuit of the semiconductor memory is equipped with inverters 31, 32 constituting a delay circuit, and N-channel MOS transistors 28, 29 to be conducted in response to a signal DSE of which an activated signal SE is delayed for the predetermined time by the delay circuit.例文帳に追加

この半導体記憶装置の読出回路は、遅延回路を構成するインバータ３１，３２と、活性化信号ＳＥが遅延回路によって所定の時間だけ遅延された信号ＤＳＥに応答して導通するＮチャネルＭＯＳトランジスタ２８，２９とを備える。 - 特許庁

The switch 19 outputs a frame image constituted of odd fields and the part without any movement of the even fields of an inputted interlace moving image signal, and outputs a frame image vertically interpolated by a vertical interpolating circuit 15 and delayed by a field memory 17 for the part with movement of the even fields.例文帳に追加

スイッチ１９は、入力されるインタレース動画像信号の奇数フィールドと、偶数フィールドの動きのない部分とによるフレーム画像を出力し、偶数フィールドの動きのある部分については、垂直補間回路１５で垂直補間されフィールドメモリ１７で遅延されたフレーム画像を出力する。 - 特許庁

Then, when an H-level drive sleep signal SLPd is input first, followed by the input of an H-level third delayed sleep signal SLPt3, the sleep release detection circuit 18 outputs, to a memory macro of the subsequent stage, an H-level sleep signal to switch over from a sleep mode to a normal mode.例文帳に追加

そして、スリープ解除検出回路１８は、Ｈレベルの駆動スリープ信号ＳＬＰｄが先に入力され、Ｈレベルの第３遅延スリープ信号ＳＬＰｔ３を入力すると、次段のメモリマクロにスリープモードから通常モードへ切替えるためのＨレベルのスリープ信号を出力する。 - 特許庁