「difference gate」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To correct a process-induced proximity effect due to an etching transfer difference occurring when a plurality of gate materials are etched in one device.例文帳に追加

同一デバイス内で複数のゲート材料をエッチングする際に生じるエッチング変換差によるプロセス起因の近接効果を補正することである。 - 特許庁

A reference control section applies the difference in load current to the drain current change rate in the reference table to retrieve the change in gate-source voltage.例文帳に追加

参照制御部は、負荷電流の差を参照テーブルのドレイン電流変化率に当てはめて、ゲートソース間電圧の変更量を取り出す。 - 特許庁

To reduce the difference from an actual characteristic by using effective capacitance and effective resistance corresponding to the characteristic of a gate level of a logic circuit to be calculated.例文帳に追加

算出すべき論理回路のゲートレベルの特性に応じた実効容量や実効抵抗を用いて、実際の特性との差異を小さくする。 - 特許庁

The output terminal of an amplifier 6, with which a potential difference between both the terminals of the resistor 2 is defined as an input terminal, is connected with the gate of the MOS transistor 5.例文帳に追加

前記抵抗２の両端の電位差を入力端とする増幅器６の出力端を前記ＭＯＳトランジスタ５のゲートと接続する。 - 特許庁

Then a second process difference between a resist dimension by a lithographic process and a process dimension by a dry etching process is calculated in a P-gate portion.例文帳に追加

次に、Ｐ型ゲート部に対して、リソグラフィ工程によるレジスト寸法とドライエッチ工程による加工寸法との第２の加工差を算出する。 - 特許庁

To prevent breakdown of a transistor due to increase in the voltage difference between a gate and a substrate of transistor, when surge is impressed on the power supply line.例文帳に追加

電源ラインにサージが印加された際に、トランジスタのゲートと基板間の電位差が大きくなってトランジスタが破壊されるのを防止する。 - 特許庁

To provide a field emission cold cathode element capable of preventing element breakdown by preventing generation of a potential difference between a gate electrode and an emitter.例文帳に追加

ゲート電極とエミッタとの間に電位差を発生させないことで素子破壊が防止可能な電界放出冷陰極素子を提供する。 - 特許庁

To sufficiently enlarge a reading current difference before and after writing in a memory cell having two charge accumulation parts on both sides of a gate electrode.例文帳に追加

ゲート電極の両側に２つの電荷蓄積部を有するメモリセルにおいて、書き込み前後における読み出し電流差を十分大きくする。 - 特許庁

A correlation gate setting part 150 sets a correlation gate which maximally considers difference between some of the fixed parameters in the parameter candidates generated by the track candidate generation part 140 and a true target parameter.例文帳に追加

相関ゲート設定部１５０は、航跡候補生成部１４０が生成したパラメータ候補におけるいくつかの固定されたパラメータと目標の真のパラメータとの誤差を最大限考慮した相関ゲートを設定する。 - 特許庁

The difference in oxidizing speed of an oxide film by thermal oxidation between a polysilicon of a gate electrode 13 and a semiconductor substrate is utilized to form an inter-layer insulating film 17 embedded in the opening part of a trench 7 at the upper part of the gate electrode 13.例文帳に追加

ゲート電極１３のポリシリコンと半導体基板の熱酸化による酸化膜の酸化速度の違いを利用し、ゲート電極１３上部のトレンチ７開口部に埋め込まれた層間絶縁膜１７を形成する。 - 特許庁

To improve the difference of breakage-proofness between a column with a gate positioned therein and a column with a welded part positioned therein, in a resin retainer in which the gate and the welded part injected with a fiber reinforced resin are positioned in the separate columns.例文帳に追加

繊維強化樹脂を射出されたゲート部とウェルド部とが別々の柱部に位置する樹脂保持器において、ゲート部が位置する柱部と、ウェルド部が位置する柱部の耐折損性の差を改善する。 - 特許庁

To incorporate correction for a dimensional difference caused by dry etching in gate portions with different conductivity types into light intensity simulation for the mask data of a semiconductor integrated circuit device having a dual gate structure.例文帳に追加

デュアルゲート構造を含む半導体集積回路装置のマスクデータに、導電型が異なるゲート部にドライエッチにより生じる寸法差に対する補正を光強度シミュレーションに組み込むことができるようにする。 - 特許庁

By utilizing the work function difference, the potential of the transfer gate electrode 248 substantially becomes a negative potential, and the accumulating effect of holes under the transfer gate electrode 248 is permitted to enjoy the same, whereby the generation of dark current from the lower interface of the transfer gate can be reduced.例文帳に追加

仕事関数差を利用することで、転送ゲート電極２４８の電位を実質的に負電位にして、転送ゲート電極２４８下にホールを蓄積する効果を享受できるようになり、転送ゲート下界面からの暗電流の発生を低減することができる。 - 特許庁

In the voltage source circuit, a first field effect transistor having a high-concentration n-type gate and a second field effect transistor having a heavily-doped p-type gate are connected in series to output a voltage depending on a difference of work functions of gate electrodes of the two field-effect transistors.例文帳に追加

本発明に係る電圧源回路では、高濃度ｎ型ゲートを有する第１の電界効果トランジスタと、高濃度ｐ型ゲートを有する第２の電界効果トランジスタとが直列に接続され、前記２つの電界効果トランジスタのゲート電極の仕事関数の差に依存する電圧を出力する。 - 特許庁

To provide a screw compressor that can prevent a gate rotor from biting into a screw rotor with a simple configuration, reduce wear amount of the gate rotor, and prevent capacity lowering of compressor, even if a gate rotor deflects due to temperature difference between casing and screw rotor during the operation of compressor.例文帳に追加

圧縮機の運転中に、ケーシングとスクリューロータとの温度差により、ゲートロータが撓んでも、簡単な構成で、ゲートロータのスクリューロータへの食い込みを防止して、ゲートロータの磨耗量を低減させて、圧縮機の能力低下を防止するスクリュー圧縮機を提供する。 - 特許庁

Then the difference between the autocorrelation value of the surface image of the polysilicon film on an SAD region and that of the surface image of the polysilicon film on a gate electrode is found and the manufacturing margin of the polysilicon film is calculated based on the difference.例文帳に追加

そして、Ｓ／Ｄ領域上のポリシリコン膜の表面画像の自己相関値と、ゲート電極上のポリシリコン膜の表面画像の自己相関値との差分を求め、この差分値に基づき製造マージンを算出する。 - 特許庁

Since a part of a gate electrode and the sidewall of the trench are oxidized simultaneously, a part of the gate electrode is oxidized thicker than the sidewall of the trench due to difference of oxidation rate; and since a part of the gate electrode does not touch the isolation edge, the influence of the gate voltage is suppressed so that channel is not formed at the isolation edge.例文帳に追加

さらに、ゲート電極の一部およびトレンチの側壁を同時に酸化することで酸化レートの差異からゲート電極の一部がトレンチ側壁よりも厚く酸化され、ゲート電極の一部が素子分離端にかからないようにすることでゲート電圧の影響を小さくし、素子分離端でチャネルが形成されないようにすることを特徴としている。 - 特許庁

A gate electrode terminal of the first MOS capacitance is equivalently connected to a diffusion layer side terminal (terminal opposite to the gate electrode terminal) of the second MOS capacitance, and a potential difference generating element 16 for generating potential difference, based on the current flowing, is connected between the diffusion layer side terminal of the first MOS capacitance and the gate electrode terminal of the second MOS capacitance.例文帳に追加

第１のＭＯＳ容量のゲート電極端子と、第２のＭＯＳ容量の拡散層側端子（ゲート電極端子とは反対の端子）が等価的に接続され、第１のＭＯＳ容量の拡散層側端子と第２のＭＯＳ容量のゲート電極端子の間に、電流が流れることにより電位差を発生する電位差発生素子１６が接続される。 - 特許庁

By controlling the gate of the MOS transistor 5 corresponding to the potential difference between both the terminals of the resistor 2, the impedance of the MOS transistor 5 is enlarged.例文帳に追加

前記抵抗２の両端の電位差に応じて前記ＭＯＳトランジスタ５のゲートを制御することによって、ＭＯＳトランジスタ５のインピーダンスを大きくする。 - 特許庁

To provide a delay circuit for adjusting a power-source voltage dependence on display time by providing a difference in electric potential between a source and a substrate (back gate).例文帳に追加

ソースと基板（バックゲート）間に電位差を設けることにより、ディレイ時間の電源電圧依存性を調整することができるディレイ回路を提供する。 - 特許庁

As a result, a potential in which the video signal is offset by the potential difference corresponding to the threshold voltage can be applied to the gate electrode of a driving transistor.例文帳に追加

その結果、駆動用トランジスタのゲート電極には、映像信号にしきい値電圧に応じた電位差のオフセットをかけた電位を印加することができる。 - 特許庁

The gate voltages Vg1, Vg2 are appropriately controlled under a prescribed voltage condition for suppressing a difference in response characteristics between the two diode elements PD1, PD2.例文帳に追加

そして２つのダイオード素子ＰＤ１，ＰＤ２の応答特性の違いを抑えるような所定の電圧条件で、適切にゲート電圧Ｖｇ１，Ｖｇ２を制御する。 - 特許庁

To provide a writing method for a nonvolatile semiconductor device the method of which reduces an electric potential difference between the source and the drain; to shorten the gate length of a memory cell.例文帳に追加

ソース−ドレイン間の電位差を小さくしてメモリセルのゲート長を短くすることができる不揮発性半導体記憶装置の書込方法を提供する。 - 特許庁

An exclusive OR is secured via an exclusive OR gate 22 and accordingly the phase difference value is detected for the signals which are latched by the D flip-flops 10 and 12.例文帳に追加

Ｄフリップフロップ１０，１２でラッチされた信号は、排他的論理和ゲート２２で、排他的論理和をとることにより位相差量が検出される。 - 特許庁

To provide a writing method for a nonvolatile semiconductor device which allows an electric potential difference between a source and a drain to be reduced to shorten the gate length of a memory cell.例文帳に追加

ソース−ドレイン間の電位差を小さくしてメモリセルのゲート長を短くすることができる不揮発性半導体記憶装置の書込方法を提供する。 - 特許庁

In addition, the bias current of the output amplifier of the D/A converter 2 and the output impedance of the input gate circuit of the counter 1 are changed in accordance with the difference signal 10.例文帳に追加

また、差信号に応じてＤ／Ａ変換器２の出力増幅器のバイアス電流、カウンタ１の入力ゲート回路の出力インピーダンスを変化させる。 - 特許庁

When it is determined that a difference abnormality occurs between voltages VB1, VL1 (YES in S10), a gate of a switching element of the first converter is disconnected (S20).例文帳に追加

電圧ＶＢ１，ＶＬ１間に偏差異常が生じていると判定されると（Ｓ１０にてＹＥＳ）、第１コンバータのスイッチング素子のゲートが遮断される（Ｓ２０）。 - 特許庁

The first sense amplifier 3 determines difference between a voltage value of the floating gate and a first threshold identifying a write-in state and an erasure state of the memory cell.例文帳に追加

第１のセンスアンプ３は、フローティングゲートの電圧値と、メモリセルの書き込み状態と消去状態とを識別する第１の閾値との大小を判定する。 - 特許庁

By connecting each of the resisters 26a and 26b to each of the connection wiring lines, the resistance value difference is suppressed between the driver ICs 23a and 23b, and the gate line and the signal line.例文帳に追加

各抵抗26a，26bと各接続配線との接続により、ドライバＩＣ23a，23bとゲート線および信号線との間での抵抗値差を抑制できる。 - 特許庁

To obtain a circuit for compensating the difference between gate- source voltages of two MOS transistors of different types, caused by processing or a temperature change.例文帳に追加

本発明は、処理や温度変化により生じた２個の異なる形式のＭＯＳトランジスタのゲート・ソース電圧間の差の補償回路を得ることを目的とする。 - 特許庁

Furthermore, waveform interference by succeeding data is reduced by detecting the phase difference only at leading or trailing of the clock by an AND gate.例文帳に追加

また、論理積ゲートを用いて、クロックの立ち上がりあるいは立ち下がり時のみに位相差検出を行って、後続データによる波形干渉を減らす。 - 特許庁

As a result, the potential in which the video signal is offset by the potential difference corresponding to the threshold voltage can be applied to the gate electrode of a driver transistor.例文帳に追加

その結果、駆動用トランジスタのゲート電極には、映像信号にしきい値電圧に応じた電位差のオフセットをかけた電位を印加することができる。 - 特許庁

The optical path difference between the excitation light and gate light is adjusted by an optical delay circuit 30, and the fluorescence image of the sample is picked up by a two-dimensional imaging means 29.例文帳に追加

光学遅延回路３０によって励起光とゲート光の光路差を調節し、２次元撮像手段２９によって試料の蛍光像を撮像する。 - 特許庁

Accordingly, the total sum of the errors in the gate lengthwise direction of the gates of respective divided transistors is made zero, thereby enabling the current difference between two kinds of transistors M1, M2 to be eliminated.例文帳に追加

従って、各分割トランジスタのゲートのゲート長方向の誤差の総和が"０"値となるので、２個のＭＯＳトランジスタＭ１、Ｍ２間の電流差がなくなる。 - 特許庁

The microwave power amplifier comprises a source-grounded FET 1, a first difference frequency short circuit 201 connected to the drain of the FET 1 for short-circuiting at a difference frequency between carrier frequencies and a second difference frequency short circuit 202 connected to the gate of the FET 1 for short-circuiting at a difference frequency between carrier frequencies.例文帳に追加

マイクロ波電力増幅器は、ソースが接地されたＦＥＴ１と、ＦＥＴ１のドレイン側に接続され、キャリア周波数相互間の差周波数で短絡する第１の差周波短絡回路２０１と、ＦＥＴ１のゲート側に接続され、キャリア周波数相互間の差周波数で短絡する第２の差周波短絡回路２０２と、を備える。 - 特許庁

A gate resistance corresponding to the semiconductor switching element 181 superposed with the bus bar is designed to a higher resistance value than the gate resistance corresponding to the semiconductor switching element 182 not superposed with the bus bar so as to cancel the difference between the peak currents at the times of turning on and off generated according to the difference of the inductance values.例文帳に追加

インダクタンス値の差異によって生じるターンオンおよびターンオフ時でのピーク電流の差を相殺するように、バスバーと重なる半導体スイッチング素子１８１に対応のゲート抵抗は、バスバーと重ならない半導体スイッチング素子１８２に対応のゲート抵抗よりも高い抵抗値に設計される。 - 特許庁

The voltage control section 20 outputs bias voltage Vb2 which makes a variance amount of voltage between gate and source of Nch MOS transistors of a difference pair equal to the variance amount of voltage between gate and source of the Pch MOS transistor of the difference pair, to a gates of the Nch MOS transistors which are bias current sources of the Nch side.例文帳に追加

電圧制御部２０は差動対をなすＮｃｈ ＭＯＳトランジスタのゲート−ソース間電圧の変化量を、差動対をなすＰｃｈ ＭＯＳトランジスタのゲート−ソース間電圧の変化量と等しくするバイアス電圧Ｖｂ２をＮｃｈ側のバイアス電流源であるＮｃｈ ＭＯＳトランジスタのゲートに出力する。 - 特許庁

To provide a flap gate with a pivotal structure to a door body that can easily swing even in a small inside and outside water level difference, performs inner water discharge and closing of an opening end advantageously and that can be produced at a low cost, in the flap gate with the door body swinging by an inside and outside water pressure difference in the opening end of a water channel.例文帳に追加

水路の開口端に内外水圧差により揺動する扉体を備えるフラップゲートにおいて、内外水位差が小さくても扉体が揺動し易く、内水排除及び開口端の閉鎖を良好に行ない、かつ製作コストの低い扉体の軸支構造を備えたフラップゲートを提供する。 - 特許庁

Therefore, the difference in the work function between the gate electrode 15 including the semiconductor layer 15a and the semiconductor thin film 13 can be minimized, and the resistance of the gate electrode 15 including the silicide layer 15b can be also reduced at the same time.例文帳に追加

従って、半導体層１５ａを含むゲート電極１５と半導体薄膜１３との間の仕事関数差を小さくすることができ、且つ、シリサイド層１５ｂを含むゲート電極１５の抵抗を小さくすることができる。 - 特許庁

A liquid pressure source is provided, which gives the current to be conducted in a coil of a gate-out valve based on the difference between the intended braking force and the target braking force, and generates the liquid pressure equal to or higher than the target braking force between a wheel cylinder and the gate-out valve.例文帳に追加

制動意図と目標制動力との差に基づいてゲートアウトバルブのコイルに通電する電流値を与えると共に、ホイルシリンダとゲートアウトバルブとの間に目標制動力以上の液圧を発生可能な液圧源を備えた。 - 特許庁

To provide a method of manufacturing a semiconductor device by which level difference can be prevented between the surface of a semiconductor substrate and the upper face of a gate electrode during etch-back of a conductive film as a gate electrode.例文帳に追加

本発明の課題は、ゲート電極となる導電膜のエッチバックの際に生じる、半導体基板表面とゲート電極上面との間の段差の発生を防止できる半導体装置の製造方法を提供することである。 - 特許庁

When the H level signal is input from the potential difference detection circuit 9 to the gate terminal of the switching element 8, the switching element 8 is turned ON, and thus the potential of the gate terminal of the switching element 4 is fixed at a level close to GND.例文帳に追加

電位差検知回路９からスイッチング素子８のゲート端子にＨレベルの信号が入力されたとき、同スイッチング素子８がＯＮ作動し、これによりスイッチング素子４のゲート端子の電位がＧＮＤに近いレベルに固定される。 - 特許庁

Thereby, a potential difference V_gs between a gate and a source of a transistor T_WS can be smaller as compared with a case that the voltage of the gate line WSL is V_off1 (V_off in Fig.18 (not shown)) in the Vth correction preparation period.例文帳に追加

これにより、Ｖｔｈ補正準備期間においてゲート線ＷＳＬの電圧がＶ_ｏｆｆ１（図１８ではＶ_ｏｆｆ）となっている場合と比べて、トランジスタＴ_ＷＳのゲート−ソース間の電位差Ｖ_ｇｓを小さくすることができる。 - 特許庁

To provide a method of manufacturing a non-volatile memory element for preventing the degree of etching in a conductive layer at a lower portion of a gate electrode layer from causing a difference, when etching the gate electrode layer at a memory cell region and a peripheral circuit region.例文帳に追加

メモリセル領域と周辺回路領域のゲート電極層をエッチングする時にゲート電極層の下部の導電層がエッチングされる程度の差を発生させないようにする非揮発性メモリ素子の製造方法を提供する。 - 特許庁

A first alignment key is formed using a step difference during a process of forming a device isolation film, and a second alignment key is formed during a process of forming a recess gate and is used in a subsequent gate process.例文帳に追加

本発明は半導体素子の製造方法に関し、素子分離膜形成時に発生した段差を利用して第１の整列キーとして用い、リセスゲート形成工程時に第２の整列キーを形成して後続ゲート工程で用いる。 - 特許庁