「difference gate」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The tilt angle of the frame 23 is adjusted by the screwed amount of a position adjusting bolt 24 to provide a level difference to the heights of the guide rollers 21, 22 according to the inclination to be provided to the gate body 2.例文帳に追加

フレーム２３の傾斜角度を位置調整用ボルト２４のねじ込み量によって調整することにより、ガイドローラ２１、２２の高さに、門扉本体２に持たせるべき傾斜に応じた段差を持たせる。 - 特許庁

Band gap of a semiconductor material forming the floating gate and the band gap in the channel forming region of the semiconductor substrate have a difference of 0.1 eV or more and the former is preferably smaller.例文帳に追加

例えば、浮遊ゲートを形成する半導体材料のバンドギャップと、半導体基板のチャネル形成領域におけるバンドギャップは、０．１ｅＶ以上の差があって、前者の方が小さいことが好ましい。 - 特許庁

In the detection period, the correcting means blocks the energization for sensing a potential difference between a source S and a gate G of the drive transistor Tr2 while a transient current Iref flows in the drive transistor Tr2.例文帳に追加

検出期間で、補正手段は該通電を遮断しドライブトランジスタＴｒ２に過渡電流Ｉｒｅｆが流れている間に、ドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁

In this method, since the thick gate oxide film 8 is not formed in the second element active region, it is unnecessary to remove it, and a large level difference is not formed either in the element isolated region 2.例文帳に追加

この方法では、第２の素子活性領域内には厚いゲート酸化膜８が形成されないため、それを除去する必要がなく、素子分離領域２に大きな段差が形成されることもない。 - 特許庁

In addition, the vertical scanning circuit 114 sets the gate of the transfer transistor 102 to a second potential V2 in which difference between a threshold potential Vth and the second potential V2 is larger than that between the threshold potential Vth and the first potential in a second period TP2.例文帳に追加

また、垂直走査回路１１４は、第２の期間ＴＰ２において、転送トランジスタ１０２のゲートを第１の電位より閾値電位Ｖｔｈとの差が大きな第２の電位Ｖ２に設定する。 - 特許庁

To provide a method of manufacturing a semiconductor device using a tungsten film for its gate, source, or drain electrode, which can reduce an nMOS-pMOS resistance difference.例文帳に追加

ゲート電極、ソース電極またはドレイン電極にタングステン膜を用いた半導体装置において、ｎＭＯＳとｐＭＯＳ間での抵抗差を低減可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a TFT driving type LCD capable of suppressing a deviation of parasitic capacity generated between a gate and a drain and capable of reducing a difference of luminance between different exposure areas of the LCD.例文帳に追加

ゲートとドレインとの間に発生する寄生容量の偏差を抑制し、ＬＣＤの異なる露光領域間の輝度の差異を減少させることが可能なＴＦＴ駆動型のＬＣＤを提供する。 - 特許庁

The feedback resistors R21 and R22 set a feedback constant, so that a voltage corresponding to the difference between the threshold voltage of the transistor N21 and that of the transistor N22 is inputted to the gate of the transistor N22.例文帳に追加

帰還抵抗Ｒ２１，Ｒ２２は、トランジスタＮ２１の閾値電圧とトランジスタＮ２２の閾値電圧の差分に相当する電圧をトランジスタＮ２２のゲートに入力するよう帰還定数を設定する。 - 特許庁

To reduce an area of a capacitive element and to suppress the variance of luminance of light emitting elements, which is caused by a difference in characteristics of driving TFTs and a fluctuation in gate voltage Vgs of driving TFTs.例文帳に追加

容量素子の面積を抑え、駆動用ＴＦＴの特性の違いや、駆動用ＴＦＴのゲート電圧Ｖｇｓの変動によって引き起こされる発光素子の輝度のばらつきを抑える。 - 特許庁

In the detection period, the correction means cuts off the electricity conduction and detects a potential difference across a source S and a gate G of the drive transistor Tr2 while a transient current Iref flows therethrough.例文帳に追加

検出期間で、補正手段は該通電を遮断しドライブトランジスタＴｒ２に過渡電流Ｉｒｅｆが流れている間に、ドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁

To allow a valve pin to advance and retreat smoothly even if there is a temperature difference between a fixed attaching plate for supporting the base end part of the valve pin and a template with which the leading end part of the valve pin is locked, in a valve gate type mold assembly.例文帳に追加

バルブゲート式金型装置において、バルブピンの基端部を支持する固定側取付板と先端部が係合する型板とに温度差があっても、バルブピンを円滑に進退させる。 - 特許庁

To provide a liquid crystal display which compensates image defects caused by the difference in wiring length of an inter connection line for a gate line and a data line by a capacitor in a laminated structure system and its manufacturing method.例文帳に追加

本発明は、ゲートライン及びデータライン相互接続線の配線長さの差による画像不良を積層構造方式のキャパシターで補償した液晶表示装置及びその製造方法を提供する。 - 特許庁

Thereafter, when the potentials of the storage gates 22a and 22b are controllably shifted to positions 41a and 41b, signal charges 43 are accumulated in the storage gate 22a by an amount corresponding to a difference between these potentials.例文帳に追加

その後蓄積ゲート２２ａ及び２２ｂのポテンシャルが４１ａ、４１ｂで示す位置に制御されると、それらのポテンシャルの差の分だけ信号電荷４３が蓄積ゲート２２ａに蓄積される。 - 特許庁

For recording, a current is supplied to the address line connected to the transistor while a potential difference between the gate and the source or the drain of the transistor connected to the storage element is maintained at an operation threshold voltage or lower.例文帳に追加

記録は、記憶素子に接続されたトランジスタのゲートとソース又はドレイン間の電位差を動作しきい電圧以下に保ちながら、そのトランジスタに接続されたアドレス線に電流を流す。 - 特許庁

To provide a semiconductor device which has an element isolation region by trench isolation, and which can eliminate a step difference between a surface of an element region of a semiconductor substrate and a surface of the element isolation region prior to formation of a gate electrode.例文帳に追加

トレンチ分離による素子分離領域を有する半導体装置において、ゲート電極形成前の半導体基板の素子領域の表面と、素子分離領域の表面との段差を無くす。 - 特許庁

An operational amplifier 31 amplifies a difference signal between a signal level Va of a voltage signal converted by the resistor Ra and a signal level Vb and supplies the amplified signal to the gate of a transistor Q3.例文帳に追加

オペアンプ３１は、抵抗Ｒａによって変換された電圧信号の信号レベルＶａと、信号レベルＶｂとの差信号を増幅し、増幅した信号をトランジスタＱ３のゲートに供給する。 - 特許庁

A difference in gate-source voltage between two MOS transistors having gates having the same temperature characteristic of a threshold voltage Vt and different impurity densities is output as a reference voltage Vref.例文帳に追加

スレッシュホールド電圧Ｖtの温度特性が共に等しく、不純物濃度が互いに異なるゲートを有する２つのＭＯＳトランジスタにおけるゲート・ソース間電圧の差を基準電圧Ｖrefとして出力する。 - 特許庁

The constant current generating circuit includes: a first transistor TA1; a second transistor TA2 with a gate electrode having conductivity different from that a gate electrode of the first transistor TA1; and a first resistor RA1 receiving an applied voltage corresponding to a difference voltage VWD in workpiece function between the first transistor TA1 and the second transistor TA2.例文帳に追加

定電流生成回路は、第１のトランジスターＴＡ１と、第１のトランジスターＴＡ１とはゲート電極の導電性が異なる第２のトランジスターＴＡ２と、第１のトランジスターＴＡ１と第２のトランジスターＴＡ２との仕事関数差電圧ＶＷＤに対応する電圧が印加される第１の抵抗ＲＡ１を含む。 - 特許庁

The exit gate facility 3 has an exit controller 25 for calculating a fee (t) based on toll road use time T, i.e., the difference between an exit passage time T1 at which the vehicle 5 has passed through the exit gate Ex of the toll road R and the entrance passage time T1 sent from an on-vehicle device 6.例文帳に追加

出口料金所設備３は、車両５が有料道路Ｒの出口料金所Ｅｘを通過した出口通過時刻Ｔ２と車載器６から送信された入口通過時刻Ｔ１との差である有料道路利用時間Ｔに基づいて課金額ｔを算出する出口制御装置２５を備えている。 - 特許庁

To solve the problems of penetration of dopant in a gate at ion implantation when a refractory metal is used as a low resistance metal, and of difference in gate resistance of a PMIS transistor and an NMIS transistor caused by dependence on a base of a grain size of the low resistance metal, in a FET containing a high-k film.例文帳に追加

ｈｉｇｈ−ｋ膜を含むＦＥＴにおいて、低抵抗金属として高融点金属を用いた場合のイオン注入時のゲートにおけるドーパント突き抜けの問題と、低抵抗金属のグレインサイズの下地依存に起因したＰＭＩＳトランジスタとＮＭＩＳトランジスタとのゲート抵抗の差を解決する。 - 特許庁

In the display apparatus where a gate driver and a source driver are mounted on one edge side of the display panel 10 having a plurality of display pixels, the extent of a scanning signal voltage output from the gate driver is corrected so as to make level dropping amount ΔV of gradation signal voltage due to the difference of a wiring resistance or the like constant.例文帳に追加

複数の表示画素を有する表示パネル１０の一辺側にゲートドライバとソースドライバとが実装される表示装置において、行毎の配線抵抗等の差による階調信号電圧のレベル降下量ΔＶを一定とするようにゲートドライバから出力する走査信号電圧の大きさを補正する。 - 特許庁

The clip circuit 112 is provided with: an amplifying circuit for amplifying a signal, based on the potential of the vertical output line V_1; and a MOS transistor 117 for limiting a potential of the vertical output line V_1 based on a potential difference between a gate and a source, and controls a potential of a gate of the MOS transistor 117 by the amplifier circuit.例文帳に追加

クリップ回路１１２は、垂直出力線Ｖ_１の電位に基づく信号を増幅する増幅回路と、ゲートとソースとの電位差に基づいて垂直出力線Ｖ_１の電位を制限するＭＯＳトランジスタ１１７と、を備え、前記増幅回路によりＭＯＳトランジスタ１１７のゲートの電位を制御する。 - 特許庁

During the detection period, the correction means discontinues the energization and detects the difference in the electric potentials caused between the source S and the gate G of the drive transistor Tr2 while a transient current Iref is flowing in the drive transistor Tr2.例文帳に追加

検出期間で、補正手段は該通電を遮断しドライブトランジスタＴｒ２に過渡電流Ｉｒｅｆが流れている間に、ドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁

When reading signal charges from the accumulation area 36 to the vertical CCD 14, voltages are applied to the transparent electrode 42 and the gate electrode 34, and a potential difference is created which is greater than that in ordinary reading, to cause electron multiplication.例文帳に追加

蓄積領域36から垂直CCD 14に信号電荷を読み出すときに、透明電極42とゲート電極34に電圧を印加して、通常の読出し時よりも大きな電位差を作り、電子増倍を生じさせる。 - 特許庁

To suppress occurrence of a level difference in an upper face of shallow trench element separation, and to suppress bowing at an edge when a plurality of gate insulating films different in film thickness are formed in one semiconductor substrate.例文帳に追加

互いに膜厚の異なる複数のゲート絶縁膜を１つの半導体基板に形成する場合に、シャロートレンチ素子分離の上面に段差が発生するのを抑制し、かつ、エッジ部での肩落ちも抑制する。 - 特許庁

A node N4 outputs a current, in response to the current difference between the output currents I3, I4, by giving the currents I1, I2 to a current mirror circuit 202 and gives the current to a gate of a p-type MOS transistor 109.例文帳に追加

この電流Ｉ１，Ｉ２がカレントミラー回路２０２に入力されることにより、ノードＮ４から電流Ｉ３，Ｉ４の電流差に応じた電流が出力され、ｐ型ＭＯＳトランジスタ１０９のゲートに供給される。 - 特許庁

To provide a data writing method capable of executing data writing where a sufficient large threshold voltage difference between the charge storage time and the charge nonstorage time of a floating gate even when a resistance between a source and a drain is 20 kΩ or more.例文帳に追加

ソース・ドレイン間抵抗が２０ｋΩ以上の場合でも、フローティングゲートの電荷蓄積時／非蓄積時の閾値電圧差が十分に大きいデータ書き込みを行うことができる、データ書き込み方法を提供する。 - 特許庁

The second difference frequency short circuit 202 is composed of a bonding wire 30 connected to a gate electrode terminal 2 of the FET 1 and a capacitor 29 connected at one end to the bonding wire 30 and grounded at the other end.例文帳に追加

第２の差周波短絡回路２０２は、ＦＥＴ１のゲート電極端子２に接続されたボンディングワイヤー３０と、一端においてボンディングワイヤー３０に接続され、他端において接地されているキャパシタ２９と、からなる。 - 特許庁

For reading, a voltage is applied between the address lines connected to the transistor to make determination so as to make the potential difference between the gate and the source or the drain of the transistor connected to the storage element larger than the operation threshold voltage.例文帳に追加

読出しは、記憶素子に接続されたトランジスタのゲートとソース又はドレイン間の電位差を動作しきい電圧より大きくなるように、そのトランジスタに接続されたアドレス線間に電圧を印加して、判別する。 - 特許庁

A sampling device 50 is provided with a SAMPLING transistor Ms generating a sample in response to a sampling signal, the sampling transistor has impedance according to potential difference between a gate and a source and threshold voltage of the sampling transistor.例文帳に追加

サンプリングデバイス５０は、サンプル信号に応答してサンプルを生成するサンプリングトランジスタＭｓを備え、サンプリングトランジスタは、ゲート・ソース間の電位差及びサンプリングトランジスタの閾値電圧にしたがったインピーダンスをもっている。 - 特許庁

To solve the problem that a transistor suffers the variation caused in threshold voltage or mobility due to gathering of the factors of the variation in gate insulator film resulting from a difference in manufacture process or substrate used and of the variation in channel-region crystal state.例文帳に追加

トランジスタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが生じる。 - 特許庁

The memory is configured so as to be self-alignedly bias-modulated in a direction where a potential difference between a floating gate and a region directly below the tunnel window becomes smaller in accordance with a data storage state of the semiconductor memory in a steady state.例文帳に追加

定常状態において、半導体メモリのデータ保持状態に合わせて、自己整合的に、フローティングゲートとトンネルウィンドウ直下領域の電位差が小さくなる方向でバイアス変調されるように構成されている。 - 特許庁

The gate voltage correction section 7 respectively compares each of the temperature differences ΔT_1 to ΔT_6 with a temperature difference abnormal value ΔT_H that is set/stored in advance to discriminate whether or not each of the transistors Q1 to Q6 causes high temperature abnormity.例文帳に追加

次に、各温度差ΔＴ_1〜ΔＴ_6と、予め設定・保持しておいた温度差異常値ΔＴ_Hとをそれぞれ比較することにより、各トランジスタＱ１〜Ｑ６ごとに高温異常であるか否かを判定する。 - 特許庁

When an insulation film 17 is formed following to formation of the capacitor structure 16, level difference of the insulation film 17 is relaxed at the end of an array of the transfer gate 12 and a resist layer formed thereon does not become thin.例文帳に追加

上記キャパシタ構造１６を形成後に絶縁膜１７を形成すると、トランスファゲート１２配列端部上の絶縁膜１７の段差は緩和され、その上に形成されるレジスト層は薄くなる箇所がなくなる。 - 特許庁

A gate electrode 7 and a drain electrode 6 to which the high voltage of an element is applied are arranged in a region with few crystal defects, and a source electrode 5 to which a voltage is not applied is arranged at the level difference portion susceptible to cracking.例文帳に追加

結晶欠陥が少ない領域に素子の高電圧が印加されるゲート電極７、ドレイン電極６を配置し、クラックが発生しやすい段差部分に電圧の印加されないソース電極５を配置する - 特許庁

In the reference voltage source circuit of a low voltage operation, difference of voltage between a gate and a source in two MOS transistors having gates in which both temperature characteristics of threshold voltage Vt are equal to each other and impurities concentration is different from each other is output as reference voltage Vref.例文帳に追加

スレッシュホールド電圧Ｖtの温度特性が共に等しく、不純物濃度が互いに異なるゲートを有する２つのＭＯＳトランジスタにおけるゲート・ソース間電圧の差を基準電圧Ｖrefとして出力する。 - 特許庁

To decrease cost and wear of installation tools by making color difference caused by cutting burrs and thinning the surface part in the neighborhood site of a gate inconspicuous and saving amt. of use of a pigment as a whole.例文帳に追加

バリの切除やゲート近傍部位での表面部の薄肉化による色差を目立たないようにしながらも、全体としての顔料の使用量を節減し、コストの低減と、設備治具の摩耗の低減とを図る。 - 特許庁

A characteristic difference between elements due to factors other than the disturbance such as short-channel effects is suppressed by uniforming each gate length of an actual element, the reference element, and the element to be corrected.例文帳に追加

ゲート長０．２５μｍのトランジスタを用いた場合には、基準素子としてのＮＭＯＳトランジスタ１１２のゲート長を０．２５μｍとし、更に被修正素子としてのＮＭＯＳトランジスタ１１０のゲート長も０．２５μｍとする。 - 特許庁

More specifically, a voltage from a constant voltage power supply 21 is applied between the gate electrode and the source electrode of the semiconductor element and evaluation of wire bonding is performed while monitoring the potential difference between these electrodes sequentially at the time of bonding.例文帳に追加

具体的には、半導体素子のゲート電極とソース電極との間に定電圧電源２１の電圧を印加し、ボンディング実施時に上記電極間の電位差を逐次モニタしてワイヤボンディング評価を実施する。 - 特許庁

A source follower circuit which comprises the PMOS transistor is interposed in the front stage of each input of a differential circuit and the input voltage is shifted up in level by its gate-source potential difference and supplied to the differential circuit.例文帳に追加

差動回路の各入力の前段にＰＭＯＳトランジスタで構成したソースフォロワ回路を介在させ、入力電圧をそのゲート、ソース間電位差分だけプラス方向にレベルシフトさせて差動回路に供給する。 - 特許庁

To provide a liquid crystal display device capable of compensating a defective image caused by a difference of length between gate line and data line interconnection lines with a capacitor of a layered structure type, and to provide a method for fabricating the liquid crystal display device.例文帳に追加

本発明は、ゲートライン及びデータライン相互接続線の配線長さの差による画像不良を積層構造方式のキャパシターで補償した液晶表示装置及びその製造方法を提供する。 - 特許庁

A charge/voltage conversion amplifier reads charge information as data in driving a detection element, reads a leak current component as data in not driving the detection element, performs a difference arithmetic operation between the charge information and the leak current component to calculate difference data, and performs addition/subtraction corresponding to gate lines G1-G10 as drive lines for driving the detection element when performing the difference arithmetic operation.例文帳に追加

電荷電圧変換アンプは、検出素子を駆動させたときのデータである電荷情報を読み出し、検出素子を駆動させないときのデータであるリーク電流成分を読み出し、その電荷情報と、リーク電流成分との差分演算を行って差分データを求め、その差分演算を行う際に、検出素子を駆動させる駆動ラインであるゲートラインＧ１〜Ｇ１０に応じた加減算を行う。 - 特許庁

In addition, the precision of configuration of the lip 1 is enhanced because the gate position locates nearer to the tip of the lip 1 than a thin walled section in walled thickness section 1A of the lip 1 and a difference of time when elastomer filling completes can be lessened.例文帳に追加

また、リップ部１の肉厚部１Ａで肉薄部よりも、ゲート位置がリップ部１の先端から近い位置にあり、エラストマ充填が完了する時間の差を小さくすることができるため、リップ部１の形状精度が向上する。 - 特許庁

A control circuit is connected between the first power supply line and the second power supply line, and it supplies a control signal with a larger amplitude than a potential difference between the first power supply voltage and the second power supply voltage to a back gate of the transistor.例文帳に追加

制御回路は、第１の電源ラインと第２の電源ライン間に接続され、上記トランジスタのバックゲートに第１の電源電圧と第２の電源電圧の電位差よりも振幅が大きい制御信号を供給する。 - 特許庁

A NAND circuit is composed of a MOS transistor that turns to be off state, when a prescribed voltage difference is generated state between the gate and the drain at the mode of stand-by.例文帳に追加

ＮＡＮＤ回路は、スタンバイモードにおいてゲートとドレインとの間に所定の電位差が生じた状態でオフ状態とされるＭＯＳトランジスタとして、ドレイン側にバンド間リーク対策が施されたｎ型ＭＯＳトランジスタＴＮ１１を備える。 - 特許庁