「difference gate」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To introduce a drive circuit for transmitting a signal between circuit portions where a reference potential difference equal to or above withstanding voltage of a gate oxide of a transistor being used is located.例文帳に追加

使用されているトランジスタのゲート酸化物の耐電圧以上に基準電位差が位置する回路部分間の信号伝達が可能である駆動回路を紹介する。 - 特許庁

To provide a driver circuit capable of transmitting a signal between circuit portions where a reference potential difference is positioned so as to be equal to or higher than the voltage resistance of a gate oxide of a transistor in use.例文帳に追加

使用されているトランジスタのゲート酸化物の耐電圧以上に基準電位差が位置する回路部分間の信号伝達が可能である駆動回路を紹介する。 - 特許庁

To provide a carbon fiber device wherein there is a smaller difference in distance between the front end of each of carbon fibers and a gate electrode on a substrate, and to provide a method for manufacturing the same.例文帳に追加

炭素繊維の先端とゲート電極との距離の基板内ばらつきが抑制された炭素繊維装置及び炭素繊維装置の製造方法を提供する。 - 特許庁

Similarly, a reset gate signal RG is equivalently sampled by a D flip-flop 162 at the interval of the frequency difference between the crystal oscillators 130 and 160.例文帳に追加

同様に、リセットゲート信号ＲＧが、水晶発振器１３０及び水晶発振器１６０の周波数差刻みで、Ｄフリップフロップ１６２により等価サンプリングされる。 - 特許庁

By this setup, the gate insulating films formed of thermal oxidation films uniform and excellent in quality can be formed without being affected by an oxidation speed difference between semiconductor materials.例文帳に追加

これにより、半導体材料との間の酸化速度の差の影響を受けることなく、均一で膜質のよい熱酸化膜から成るゲート絶縁膜を形成することができる。 - 特許庁

To reduce a phase noise while increasing a speed of a lockup time by utilizing a delay of a gate of a phase difference signal outputted from a phase comparator.例文帳に追加

位相比較器から出力される位相差信号のゲートの遅延を利用することにより、ロックアップタイムの高速化を図りながら、位相ノイズの低減することができるようにする。 - 特許庁

Thereby the navigation system can provide route search information passing through the ETC gate for a user, and eliminate a time difference until a road map database is updated.例文帳に追加

これにより、ＥＴＣゲートを通過する経路探索情報をユーザーに提供することができ、道路地図データベースが更新されるまでの時差を解消することができる。 - 特許庁

In the first and second voltage source circuits, the voltages having the temperature coefficients and the reference voltage having no temperature coefficient are acquired by applying a principle of the work function difference of a gate.例文帳に追加

第１および第２の電圧源回路では、ゲートの仕事関数差の原理を応用して温度係数を有する電圧および温度係数を持たない基準電圧を得る。 - 特許庁

The capacitance of the variable capacitance element 14 is such that it is lowered, when the potential difference between the drain electrode D and the gate electrode G of the transistor Tr10 is increased.例文帳に追加

その可変容量素子１４の容量は、トランジスタＴｒ１０のドレイン電極Ｄとゲート電極Ｇの間の電位差が増加すると低下することを特徴としている。 - 特許庁

A difference of voltage in between the gate terminal and the source terminal of the transistor 101 is not lower than the threshold voltage of the transistor 101, and not higher than the breakdown voltage of the transistor 101.例文帳に追加

また、トランジスタ１０１のゲート端子とソース端子の電位差が、トランジスタ１０１の閾値電圧以上であり、且つトランジスタ１０１の絶縁耐圧以下である。 - 特許庁

To provide a method for fabricating a semiconductor device having different thickness gate insulating films, which can form the different thickness insulating films while ensuring reliability of the gate insulating films and film thickness difference.例文帳に追加

異なる膜厚のゲート絶縁膜を有する半導体装置の製造方法に関し、ゲート絶縁膜の信頼性及び膜厚差を十分に確保しつつ、異なる膜厚のゲート絶縁膜を形成しうる半導体装置の製造方法を提供する。 - 特許庁

The control circuit AR2 is configured to boost the voltages of the source line SL and the source side selection gate line SGS in the erase operation, while keeping the voltage of the source line SL larger than the voltage of the source side selection gate line SGS by a predetermined potential difference.例文帳に追加

制御回路ＡＲ２は、消去動作時に、ソース線ＳＬの電圧をソース側選択ゲート線ＳＧＳの電圧よりも所定電位差だけ大きく保ちつつソース線ＳＬの電圧及びソース側選択ゲート線ＳＧＳを昇圧させる。 - 特許庁

To form a plurality of MOSFETs having different threshold voltages on the same semiconductor substrate, without reducing the thickness of the oxide film at element isolating regions or forming a difference in height on the surface of a gate material in patterning the gate material.例文帳に追加

素子分離領域の酸化膜厚を減少させず、またゲート材料のパターンニングの際にゲート材料の表面に高低差が生じることなく異なるしきい値電圧を有する複数のＭＯＳＦＥＴを同一の半導体基板上に形成する。 - 特許庁

A prescribed potential difference is produced between the drain region 4 and the source region 3, by which electrons are moved from the control gate electrode 7 to the N-type impurity region 9 and furthermore accelerated to be injected into the floating gate electrode 11.例文帳に追加

そして、ドレイン領域４とソース領域３との間に所定の電位差を設けることにより、制御ゲート電極７からｎ型不純物領域９へ電子を移動させ、更にこの電子を加速して浮遊ゲート電極１１に注入する。 - 特許庁

A means for changing the start position of a read gate signal is provided for changing the start position of the read gate signal in accordance with the rotational radius difference of a cylinder and the physical distance between a recording head and a reproducing head constituting a recording/reproduction separation type magnetic head.例文帳に追加

リードゲート信号の開始位置をシリンダの回転半径差と記録再生分離型磁気ヘッドを構成する記録ヘッドと再生ヘッドの物理的距離とに応じて変更するリードゲート信号開始位置変更手段を有するようにした。 - 特許庁

The noise-extracting section 27 finds the difference between the AM-demodulated signal 16 and the noise-eliminated signal 26, and the section 29 for generating a gate which copes with shock noise generates a gate 31 for coping with shock noise which corresponds to the time domain of shock noise.例文帳に追加

ノイズ抽出部２７は、ＡＭ復調後信号１６とノイズ除去後信号２６との差分を求め、衝撃性ノイズ対応ゲート生成部２９は、衝撃性ノイズの時間的領域に対応した衝撃性ノイズ対応ゲート３１を生成する。 - 特許庁

If it is determined that the difference between the element withstand voltage and the surge current exceeds a predetermined threshold voltage and the surge voltage has a margin, the gate voltage control section 22 receives a command of a gate voltage higher than a normal value (reference value) to reduce steady loss.例文帳に追加

素子耐圧とサージ電圧との差分が所定のしきい電圧を超えておりサージ電圧に余裕があると判定した場合、ゲート電圧制御部２２に対して通常値（基準値）よりも高いゲート電圧を指令して定常損失を低減する。 - 特許庁

To provide a liquid crystal display device which employs a gate overdrive scanning system capable of eliminating a luminance difference by reducing a difference of pixel write voltages between an odd line side and an even line side, and improving visibility of horizontally striped unevenness.例文帳に追加

ゲートオーバードライブ走査方式を採用した液晶表示装置において、奇数ライン側と偶数ライン側での画素書き込み電圧の差を減少させて輝度差を解消し、横縞状のムラの視認を改善した液晶表示装置を提供する。 - 特許庁

A gap between the first region and the second region is set so that an impact ionization phenomenon is caused by a difference between the first voltage and the second voltage when the first gate electrode and the second gate electrode are turned on, and so that the impact ionization phenomenon does not occur when at least one of the first gate electrode and the second gate electrode is turned off.例文帳に追加

前記第１領域と前記第２領域との間の間隔は、前記第１ゲート電極及び前記第２ゲート電極がオン状態である場合に、前記第１電圧と前記第２電圧との差によってインパクトイオン化現象が発生し、前記第１ゲート電極及び前記第２ゲート電極の少なくとも一方がオフ状態である場合に、インパクトイオン化現象が発生しないように設定される。 - 特許庁

A level difference between a gate insulating film 30 and a gate electrode 40 is covered certainly by increasing the thickness of the interlayer insulating film 50 thus reducing defects caused by the interlayer insulating film 50, e.g. open circuit or short circuit of a source electrode 60S and a drain electrode 60D.例文帳に追加

層間絶縁膜５０の厚みを厚くして、ゲート絶縁膜３０およびゲート電極４０の段差を確実に被覆し、ソース電極６０Ｓおよびドレイン電極６０Ｄの断線あるいは短絡など、層間絶縁膜５０に起因する不良を抑える。 - 特許庁

Therefore, a powerful electric field is formed near the corner section between the side face region 13 and second surface region 12 and, the same time, a local powerful electric field is formed in a channel region due to the potential difference between the floating gate 4 and control gate 6.例文帳に追加

このため、段差側面領域１３と第２表面領域１２との間のコーナー部分近傍に強い電界が形成されるとともに、浮遊ゲート４と制御ゲート６との間の電位差によってチャネル領域中に局所的に強い電界が形成される。 - 特許庁

A potential difference between the input signal line 270 and the gate line of the drive transistor 304 and a potential difference between the input signal line 270 and the source line of the drive transistor 304 is held by the gradation voltage capacitor 306 and the reference voltage capacitance 312.例文帳に追加

入力信号線２７０と駆動トランジスタ３０４のゲート線との間の電位差、及び入力信号線２７０と駆動トランジスタ３０４のソース線との電位差は、それぞれ階調電圧容量３０６及び基準電圧容量３１２により保持される。 - 特許庁

The control unit 4 performs generation of the pulse light P from the pulse light source 2 and raising of a potential difference between both terminals of the MCP respectively cyclically and opens the gate of the photoelectric plane within a period for raising the potential difference between both the terminals after the generation of the pulse light P.例文帳に追加

制御部４は、パルス光源２からのパルス光Ｐの発生およびＭＣＰの両端電位差の立ち上げをそれぞれ周期的に行うとともに、パルス光Ｐの発生後であって両端電位差の立ち上げ期間内に光電面のゲートを開放する。 - 特許庁

By specifying and designing this pattern gap L, the overlap between the bend of the active area and the gate pattern is avoided so that the difference between element characteristics and a designed value may become large.例文帳に追加

このパターン間隔Ｌを規定して設計することにより，アクティブ領域の湾曲部がゲートパターンに重ならず，素子特性と設計値との差異が大きくなるのを防ぐことができる。 - 特許庁

To easily form a correction pattern effective for preventing the deformation of a gate size occurring in the level difference portion consisting of a boundary between the diffusion region and element separation region of a transistor(TR).例文帳に追加

トランジスタの拡散領域と素子分離領域との境界からなる段差部分に起因したゲート寸法の変形を防止する有効な補正パターンを簡便に生成できるようにする。 - 特許庁

When the gates of the two transistors are interconnected and the source of either transistor is grounded, the gate-source voltage difference is the source voltage of the other transistor, and the source voltage is Vref.例文帳に追加

両トランジスタのゲートを相互接続し、一方のトランジスタのソースを接地すれば、前記ゲート・ソース間電圧の差は、他方のトランジスタのソース電圧となり、このソース電圧がＶrefとなる。 - 特許庁

A management console transmits a command of prediction light emission to a target start gate before the time α from the scheduled hour T2 apart from the hour T1 with the time difference Δt1 as indicated in the figure (a).例文帳に追加

（ａ）に示すように、時刻Ｔ１とタイム差Δｔ１を隔てた予定時刻Ｔ２よりも時間α前に、管理コンソールは、予告発光指示を対象のスタートゲートに向けて送信する。 - 特許庁

A silicon oxynitride film containing a rare gas element at a surface density of 10^10 cm^-2 or above is added at least partially to a gate insulating film on a level difference.例文帳に追加

段差上のゲート絶縁膜の少なくとも一部に１０^10ｃｍ^-2以上の面密度の希ガス元素を含有するシリコン酸化窒化膜を含ませることにより上記課題を解決する。 - 特許庁

The gates of both transistors are interconnected, and when the source of one transistor is grounded, the difference of gate/source voltage is the source voltage of the other transistor, and this source voltage is Vref.例文帳に追加

両トランジスタのゲートを相互接続し、一方のトランジスタのソースを接地すれば、前記ゲート・ソース間電圧の差は、他方のトランジスタのソース電圧となり、このソース電圧がＶrefとなる。 - 特許庁

Gate circuits 6a, 6b extract the white region of the color difference signals B-G, R-G and integration circuits 7a, 7b integrate the white region in the unit of one or a plurality of image patterns.例文帳に追加

ゲート回路６ａ，６ｂでこれら色差信号Ｂ−Ｇ，Ｒ−Ｇの白領域の部分が抽出され、積分回路７ａ，７ｂで１画面または複数画面単位で積分される。 - 特許庁

To provide a semiconductor memory in which no delay difference in reading timing of data is caused and a selection gate can be arranged in the pitch of a memory cell even when the size of the memory cell is micronized.例文帳に追加

データの読出しタイミングの遅延差を発生させず、メモリセルのサイズが微細化されたときにもメモリセルのピッチに選択ゲートを配置可能な半導体記憶装置を提供する。 - 特許庁

Consequently, excessive diffusion of impurities to below the gate electrodes due to a difference in sizes of the source-drain regions can be avoided during a heat treatment to obtain predetermined characteristics.例文帳に追加

これにより、熱処理する際にソース・ドレイン領域の大きさの違いによるゲート電極の下方への過剰な不純物の拡散が回避でき、所定の特性を得ることができる。 - 特許庁

To provide a current detection circuit capable of setting a detection current more accurately by suppressing an influence caused by the voltage difference between gate sources of an output transistor and a sense transistor.例文帳に追加

出力トランジスタとセンストランジスタのゲート−ソース間電圧の差異による影響を抑制することで検出電流をより正確に設定可能な電流検出回路の提供。 - 特許庁

To solve the nonconformity due to the difference in the depth of a contact reaching a FUSI gate electrode, and that of a contact reaching a source/drain layer.例文帳に追加

ＦＵＳＩゲート電極に達するコンタクト部と、ソース・ドレイン層に達するコンタクト部とで深さが異なることに起因する不具合を解消した半導体装置およびその製造方法を提供する。 - 特許庁

A reference voltage VE which is to be the operation reference of current control is generated by making use of the difference in the threshold voltages between the gate and the source of a pair of MOS transistor Q3 and Q4.例文帳に追加

電流制御の動作基準となる基準電圧ＶＥを、一対のＭＯＳトランジスタＱ３，Ｑ４のゲート・ソース間しきい値電圧の差を利用して生成するようにした。 - 特許庁

The unit inverters 33, 34 for composing a second group of inverters are driven by the gate signal generation section 20 so that the phase difference between the fundamental waves of the output voltage becomes 60 degrees.例文帳に追加

第２インバータ群を構成する単位インバータ３３と３４も、その出力電圧の基本波の位相差が６０度になるように、ゲート信号発生部２０により駆動される。 - 特許庁

The unit inverters 31, 32 for composing a first group of inverters are driven by a gate signal generation section 20 so that the phase difference between the fundamental waves of an output voltage becomes 60 degrees.例文帳に追加

第１インバータ群を構成する単位インバータ３１と３２は、その出力電圧の基本波の位相差が６０度になるように、ゲート信号発生部２０により駆動される。 - 特許庁

To prevent size valuation due to difference in a mask pattern layout when a linear pattern of a gate electrode/wiring or metal-wiring of a MOS transistor.例文帳に追加

ＭＯＳ型トランジスタのゲート電極・配線又はメタル配線等のライン状パターンを形成するときに、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じることを防止する。 - 特許庁

The feedback means inputs the amplified difference to the gate of the second cascode transistor and applies feedback so as to make source voltage of the second input transistor be equal to the reference voltage.例文帳に追加

帰還手段は、増幅された前記差分を第２のカスコードトランジスタのゲートに入力して、第２の入力トランジスタのソース電圧が基準電圧に等しくなるよう帰還を掛ける。 - 特許庁

A NOR circuit element 110 is also connected to the next stage of a transfer gate G1 to improve the operation time difference between the rise time and fall time of an input signal in the master flip-flop.例文帳に追加

また、トランスファゲートＧ１の次段にＮＯＲ回路素子１１０を接続し、マスタフリップフロップにおける入力信号の立ち上がり時と立ち下がり時とでの動作時間差を改善する。 - 特許庁

At the initial stage of the charging, since the potential difference between both ends of the capacitor C1 or the gate voltage of a transistor Q1 is small, the bias of the transistor Q1 is shallow, and the transistor Q1 is cut off.例文帳に追加

充電開始当初は、コンデンサＣ１の両端の電位差すなわちトランジスタＱ１のゲート電圧が小さいので、トランジスタＱ１のバイアスは浅く、トランジスタＱ１はカットオフされている。 - 特許庁

The wall thinning of a resin member 14 in the vicinities of a gate part 12 and a positioning member is prevented in advance by installing the gate part 12 of the resin member 14 with a phase difference formed in relation to the positioning member of a mold for positioning a support member 13.例文帳に追加

支持部材１３を位置決めするための金型の位置決め部位に対し、樹脂部材１４のゲート部１２が位相差を設けて配設されることで、ゲート部１２付近および位置決め部位付近における樹脂部材１４の肉厚が薄くなることを未然に解消する。 - 特許庁

To improve the characteristic of a leakage current of stored electrode junction by forming a gate on the upper part of an Si epitaxial layer having a level difference to increase the effective length of a gate channel, and by forming an oxide film only on the interface between an Si epitaxial layer of a lower part of a bit line contact and a semiconductor substrate.例文帳に追加

段差のあるＳｉエピタキシャル層の上部にゲートを形成してゲートチャンネルの有効長さを増加させ、ビットラインコンタクトの下部のＳｉエピタキシャル層と半導体基板の界面にのみ酸化膜を形成することにより、格納電極接合の漏洩電流の特性を改善する。 - 特許庁

From a difference between a measured value of the distance between the first gate electrode 310 and the first contact 320, and a design value of the distance, a superimposing error between exposure processing for forming the first gate electrode 310 and exposure processing for forming the first contact 320 can be measured.例文帳に追加

そして、第１ゲート電極３１０と第１コンタクト３２０の距離の測定値と、この距離の設計値との差から、第１ゲート電極３１０を形成するための露光処理と、第１コンタクト３２０を形成するための露光処理と、の間の重ねあわせ誤差を測定することができる。 - 特許庁

This nonvolatile semiconductor storage device has an electrically rewritable memory cell which is composed of a laminated floating gate and control gate on the semiconductor layer, and a plurality of threshold variable pulses having a stepwise high potentials with difference of a first voltage which is required for injecting one electron into the floating gate, are respectively impressed on the control gate of the memory cell during a predetermined period.例文帳に追加

本発明の不揮発性半導体記憶装置は、半導体層上に浮遊ゲートと制御ゲートとを積層して構成された電気的に書き換え可能なメモリセルと、前記浮遊ゲートに電子１つを注入するために要する第１の電圧であって、前記第１の電圧の開きをもって段階的に高い電位を有する複数のしきい値変動パルスをそれぞれ一定期間前記メモリセルの制御ゲートに印加することを特徴とする。 - 特許庁