「difference gate」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

An optical gate set for returning an optical signal to its own communication node through the routing instrument and others are added to each communication node, and controllers 110a-110d adjust the transmission time difference between the optical signal and the optical label signal.例文帳に追加

各通信ノードにおいて、光信号をルーティング装置を通って自己の通信ノードに戻す為の光ゲート器等を付加し、光信号とその光ラベル信号との送出時間差を制御装置１１０ａ〜１１０ｄにより調整する。 - 特許庁

To provide a semiconductor device which solves a problem that a transistor suffers variation in threshold voltage or mobility due to a series of factors of the variation in a gate insulator film resulting from difference in a manufacture process or a substrate used and of the variation in a crystal state in channel-region.例文帳に追加

トランジスタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが生じる。 - 特許庁

The difference of gate/source voltage in two MOS transistors having equal temperature characteristics of threshold voltage Vt, mutually reverse codes of temperature coefficients and mutually different impurity concentration is output as reference voltage Vref.例文帳に追加

スレッシュホールド電圧Ｖtの温度特性が共に等しく、その温度係数の符号が互いに逆で、不純物濃度が互いに異なるゲートを有する２つのＭＯＳトランジスタにおけるゲート・ソース間電圧の差を基準電圧Ｖrefとして出力する。 - 特許庁

When wire bonding is performed on the cell of a semiconductor element, potential difference is measured between any two electrodes out of the gate, source and drain electrodes of the semiconductor element and evaluation of wire bonding is performed while monitoring the measurements sequentially.例文帳に追加

半導体素子のセル上にワイヤボンディングを実施する際、半導体素子のゲート、ソース及びドレインの各電極のうち何れか２つの電極間の電位差を測定し、その測定結果を逐次モニタしながらワイヤボンディング評価を実施する。 - 特許庁

Since the hold circuit 12 conducts its holding operation in a way that the number of gate stages through which one differential signal passes is equal to the number of gate stages through which the other differential signal passes, no phase difference is caused between the two differential signals so as to increase the operating speed of the dual rail latch circuit.例文帳に追加

差動アンプ１１から出力された差動信号を保持する保持回路１２は、差動信号の一方が通過するゲート段数と、差動信号の他方が通過するゲート段数とが等しくなるように保持動作を行うため、差動信号を構成する２つの信号間で位相差がなくなり、デュアル・レール・ラッチ回路の動作速度を高速化できる。 - 特許庁

Since the feedback loop for controlling the variable gate applied voltage on the basis of the difference voltage between the drain applied voltage and the predetermined drain voltage can continuously controls the variable gate applied voltage, a current supply capability can be adapted to efficiently adjust the threshold voltage regardless of the current supply capability of a drain voltage generation circuit 4.例文帳に追加

ドレイン印加電圧と所定ドレイン電圧との差電圧に基づき可変ゲート印加電圧を制御するフィードバックループにより、可変ゲート印加電圧を連続的に制御することができるので、ドレイン電圧発生回路４の電流供給能力に関わらず、電流供給能力に適合して効率よく閾値電圧の調整動作を行なうことができる。 - 特許庁

Each pixel circuit includes a light emitting element, a drive transistor controlling a current passing through the light emitting element, the memory provided between the data line and a gate electrode of the drive transistor to store potential difference, and a data line connecting switch connecting one end of the memory on the gate electrode side of the drive transistor to the data line.例文帳に追加

前記各画素回路は、発光素子と、前記発光素子を流れる電流を制御する駆動トランジスタと、前記データ線と前記駆動トランジスタのゲート電極との間に設けられ電位差を記憶する記憶容量と、前記駆動トランジスタのゲート電極側の前記記憶容量の一端と前記データ線とを接続させるデータ線接続スイッチと、を含む。 - 特許庁

Local oscillation signals fL and fL' having a prescribed phase difference are inputted to gate electrodes of first and second FETs 51 and 53 which are subjected to direct current bias so as to operate in a nonlinear area, and a harmonic signal fs with small amplitude is inputted to a gate electrode of a third FET 55 which is subjected to direct current bias so as to operate in a linear area.例文帳に追加

非線形領域で動作するべく直流バイアスされた第１及び第２ＦＥＴ５１、５３のゲート電極に所定の位相差を有する局部発振信号ｆＬ，ｆＬ’を入力し、線形領域で動作するべく直流バイアスされた第３ＦＥＴ５５のゲート電極には小振幅の高周波信号ｆｓを入力する。 - 特許庁

A gate bias potential VREF to be applied to the gate terminal of the MOS transistor 15 is set at a potential to be outputted from the sixth n-channel MOS transistor 52 of a regulator 2, and fallen from a high-potential side power supply potential VDD by the potential difference between a low-potential side power supply potential VSS and the threshold of the n-channel MOS transistor.例文帳に追加

第１のＰチャネルＭＯＳトランジスタ１５のゲート端子に印加するゲートバイアス電位ＶＲＥＦを、レギュレータ２の第６のＮチャネルＭＯＳトランジスタ５２から出力される、低電位側電源電位ＶＳＳとＮチャネルＭＯＳトランジスタのしきい値との電位差分だけ高電位側電源電位ＶＤＤから降下した電位とする。 - 特許庁

To provide a pressure welding semiconductor device which is capable of ensuring breakdown voltage characteristics between a cathode electrode and a gate electrode, never deteriorates its dynamic characteristics, and is kept stable in characteristics even if it occurs that the depth of a level difference at the projection of an outermost segment and/or an innermost segment is smaller than that of a level difference at the projections of the other segments.例文帳に追加

最外周セグメント及び／又は最内周セグメントの突出部における段差深さがその他のセグメントの突出部における段差深さよりも浅い場合が生じても、カソード電極とゲート電極間の耐圧特性を確保し且つ動特性の劣化を生じさせることなく、より安定した圧接型半導体装置を提供する。 - 特許庁

To provide a signal decoding circuit and a signal decoding method for decoding a signal that is applied to multivalue coding according to a time difference between a demodulated signal (A) REF and (B) DATA from two matched filters by using only a simple logic gate without using a high frequency clock.例文帳に追加

高周波クロックを使わずに簡単なロジック・ゲートのみを用いて、２つのマッチトフィルタからの復調信号（Ａ）ＲＥＦ，（Ｂ）ＤＡＴＡの時間差によって多値符号化されている信号を復号する信号復号化回路及び信号復号化方法を提供する。 - 特許庁

A part of an impurity region which is formed in a semiconductor 4 where channels are formed and located on the side of a source region 8 is covered with a thick insulating film 10, and a gate insulating film 11 is formed on a channel forming region to form a level difference.例文帳に追加

チャネルが形成される半導体４に形成した不純物領域のうち、少なくともソース領域８の側を厚い絶縁膜１０で覆い、チャネル形成領域の上にゲート絶縁膜１１を形成し、これにより段差を形成する。 - 特許庁

In order to offset the difference in the total thickness of the gate electrode film due to that, the film thickness of the polysilicon film 113 in the peripheral circuit region is formed larger than the film thickness of the polysilicon film 106 in the memory cell region by a prescribed amount.例文帳に追加

これによるトータルのゲート電極膜の厚みの差を相殺するため、メモリセル領域におけるポリシリコン膜１０６の膜厚よりも、周辺回路領域におけるポリシリコン膜１１３の膜厚を所定量だけ厚く形成しておく。 - 特許庁

The potential of the gate electrode is kept higher than that of the second electrode and the difference in potential therebetween is set to be larger than or equal to the threshold voltage; thus, a rectifier is obtained.例文帳に追加

トランジスタのゲート電極を、容量素子を介して該トランジスタの第２の電極の後段に接続し、ゲート電極の電位を第２の電極の電位に比べて高く、且つその差が閾値電圧以上となるように保って整流素子として用いればよい。 - 特許庁

However, since a potential difference between the source and the gate of a P channel type MOS transistor 40p is not large so much, the P channel MOS transistor 40p is not turned on soon and an output of the a CMOS inverter 40 of the last stage does not become a high level soon.例文帳に追加

しかし、Ｐチャンネル型ＭＯＳトランジスタ４０ｐのソース−ゲート間の電位差があまり大きくないため、Ｐチャンネル型ＭＯＳトランジスタ４０ｐはすぐにオンにならず、最終段ＣＭＯＳインバータ４０の出力がすぐにハイレベルにならない。 - 特許庁

A phase difference signal to be outputted from an exclusive logical type phase comparator 3' is inputted into a loop filter 12 via a main buffer circuit 4, a sub-buffer circuit 7 and a sub-buffer circuit 21 which restricts an output current by the gate size of a MOS transistor.例文帳に追加

排他論理型の位相比較器３’から出力される位相差信号を、メインバッファ回路４とサブバッファ回路７と、出力電流をＭＯＳトランジスタのゲートサイズにより制限したサブバッファ回路２１を介してループフィルタ１２へ入力する。 - 特許庁

To reduce a contact resistance to the pad surface of a semiconductor chip for stabilized driving and eliminate the concentration of current due to difference of switching time of the semiconductor chip by making a gate signal supply line to be low in inductance.例文帳に追加

本発明は、半導体チップのパッド面に対する接触抵抗を低くして駆動を安定させ、ゲート信号供給ラインを低インダクタンス化して各半導体チップのスイッチング時間差で起きる電流集中をなくすことを目的とする。 - 特許庁

When strip charging of a glass substrate occurs and a voltage is discharged or enters abruptly from the ground in the vicinity of the glass substrate, a potential difference is generated between a gate line and a drain line to cause electrostatic breakdown between them.例文帳に追加

ガラス基板が剥離帯電を生じた場合ガラス基板に近くにあるグランドから電圧が急激に放電または進入してくる時、ゲート配線とドレイン配線間で電位差が生じゲート配線とドレイン配線間で静電破壊が生じる。 - 特許庁

To provide a highly reliable trench gate MOSFET (T-MOS) having no variation in characteristics by etching a layer embedding an impurity semiconductor for a uniform three-dimensional structure to eliminate multiplex level difference stably and stabilizing the end point waveform.例文帳に追加

一様な立体構造に対して、不純物半導体埋め込み層をエッチングにより安定した、多重段差を解消し、エンドポイント波形の安定化を図り、特性ばらつきがなく信頼性の高いトレンチゲートＭＯＳＦＥＴ（Ｔ−ＭＯＳ）を提供する。 - 特許庁

In accumulated capacitance or parasitic capacitance between the gate and drain in a pixel, a difference in the liquid crystal capacitance between respective pixels is compensated by setting an area, film thickness of an insulating film, or a dielectric constant correspondingly to the cell gap lengths of R, G, B.例文帳に追加

画素内の蓄積容量もしくはゲート・ドレイン間寄生容量において、面積、絶縁膜の膜厚、あるいは絶縁膜の比誘電率を、Ｒ、Ｇ、Ｂのセルギャップに対応させて設定することにより、各画素の液晶容量の差を補う。 - 特許庁

To provide a highly reliable flash memory and a fabricating method thereof by substantially eliminating the level difference of the upper end face between circuit elements, without lowering the reliability of a gate insulation film and forming a metallization readily and surely.例文帳に追加

ゲート絶縁膜の信頼性を低下させることなく、回路素子の上端面間の高低差を実質的に無くし、金属配線を容易かつ確実に形成することにより、高い信頼性を有するフラッシュメモリおよびその製造方法を提供する。 - 特許庁

To ensure a sufficient job function difference of a gate electrode and remarkably improve drive characteristic of transistor without a manufacturing process that is unnecessarily difficult in execution in an n-channel transistor and a p-channel transistor of CMOS transistor or the like.例文帳に追加

ＣＭＯＳトランジスタ等において、ｎチャネル型トランジスタとｐチャネル型トランジスタとで、徒に実行困難な製造プロセスを伴うことなくゲート電極の十分な仕事関数差の確保を可能とし、トランジスタの駆動特性を大幅に向上させる。 - 特許庁

To provide a flap gate wherein a door body is rocked even if water pressure difference between inside and outside is small and the door body is forcibly opened or closed at a small turning angle of a torque arm and excellent water tightness is obtained when closing an opening end by the door body.例文帳に追加

内外水圧差が小さくても扉体が揺動し、トルクアームの少ない回転角で扉体の強制的開閉可能な状態に移行し得るとともに扉体による開口端閉鎖時の水密性が良好なフラップゲートを提供する。 - 特許庁

To provide an active matrix driven display device permitting to reduce static damage failures of switching elements by suppressing the potential difference across gate wiring and source wiring at any time in the manufacturing process of a TFT substrate.例文帳に追加

ＴＦＴ基板の製造工程において、ゲート配線とソース配線との間の電位差が常時小さく抑えられ、それによってスイッチング素子の静電気破壊不良の低減を図ることができるアクティブマトリクス駆動表示装置を提供する。 - 特許庁

Thus, an alcove partition A superior in an appearance can be formed by eliminating a step difference between the gate door 1 and the fence 2, uniformizing the aspect width, and eliminating a complicated feeling, by substantially additionally using the beam materials and the attaching columns, by using a member for the detached house.例文帳に追加

これによって戸建住宅用の部材を用い，ビーム材，添設支柱程度を追加使用して，門扉１とフェンス２の段差の解消，見付幅の均等化，煩雑感の解消を行なって外観良好なアルコーブ仕切Ａとすることができる。 - 特許庁

The output difference between an R pixel and a Gr pixel is eliminated to make the outputs of the R pixel and the Gr pixel almost the same levels by controlling the D range of the reset gate of the solid-state image pickup device with a drive voltage inputting the outputs to a CDS circuit 100.例文帳に追加

ＣＤＳ回路１００に入力する前に、固体撮像素子のリセットゲート部のＤレンジを駆動電圧で制御することにより、Ｒ画素とＧｒ画素の出力差を無くし、Ｒ画素とＧｒ画素の出力をほぼ同じレベルにする。 - 特許庁

Consequently, the parking fee is calculated based on an actual parking time from the time of parking at the parking place to the time of finishing parking there and the difference of the distances from the gate base station GG where the entering and leaving gate EG and XG are positioned, to the parking place is excluded from the calculation of the parking fee, thereby equality in charging is kept.例文帳に追加

したがって、駐車場所に駐車する時刻から、その駐車場所での駐車を終了するまでの実際の駐車時間に基づいて駐車料金が算出され、入出ゲートＥＧ，ＸＧの設けられたゲート基地局ＧＧから駐車場所までの距離の違いは駐車料金の算出から排除されるので課金の公平性が保たれる。 - 特許庁

The gate signal generator 6 includes a period detection unit 61 detecting a period corresponding to a difference between a modulation frequency of a modulating signal of the reference laser light source 2 and a modulation frequency of a modulating signal of the object laser light source 3, and a signal generation unit 62 generating the gate signal of the frequency counter 5 synchronizing with the period detected by the period detection unit 61.例文帳に追加

ゲート信号生成手段６は、基準レーザ光源２における変調信号の変調周波数と、対象レーザ光源３における変調信号の変調周波数との差に相当する周期を検出する周期検出部６１と、周期検出部６１にて検出される周期に同期する周波数カウンタ５のゲート信号を生成する信号生成部６２とを備える。 - 特許庁

Since there is little change in image data between a pixel connected to any gate line and that connected to the adjacent gate line, if the image data before one horizontal scanning period is inverted in polarity and used as a pre-charge voltage for the next horizontal scanning period, the difference between the pre-charge voltage and the voltage for image data originally desired to be displayed is largely reduced.例文帳に追加

任意のゲートラインに連結された画素とその次の隣接したゲートラインに連結された画素の間にはその画像データの変化がほとんどないので、１水平走査期間前の画像データを極性反転して、その次の水平走査期間のプリチャージ電圧として使用すれば、プリチャージ電圧と元来表示しようとする画像データの間の差の大きく減少する。 - 特許庁

When one arbitrary capacitor row is noticed as a first capacitor row, an adjacent second capacitor row is arranged in parallel and the first capacitor row and the second capacitor row have a difference deviating only a distance corresponding to a sum of one width of a transfer gate 2 in a phase arranging the capacitors and one width of a gap making the transfer gate.例文帳に追加

任意の１つの前記キャパシタ列を第１のキャパシタ列として注目したときには、隣接する第２のキャパシタ列が平行に配列され、前記第１のキャパシタ列と、前記第２のキャパシタ列とでは、キャパシタ１４の並ぶ位相がトランスファーゲート２の１本分の幅とトランスファーゲート同士のなす間隙の１本分の幅との和にほぼ相当する距離だけずれている。 - 特許庁

An overcurrent protective device used for a MOSFET 101 is equipped with a PTC thermistor 104, disposed between the source electrode 102 and source terminal 103 of the MOSFET 101 and a bipolar transistor 106, which is connected between the gate electrode 105 and the source terminal 103 for reducing the gate voltage of the MOSFET 101 due to a rise in a potential difference across the thermistor 104.例文帳に追加

ＭＯＳＦＥＴ１０１に用いる過電流保護装置であり、ＭＯＳＦＥＴ１０１のソース電極１０２とソース端子１０３間に配置された正特性サーミスタ１０４と、ゲート電極１０５とソース端子１０３間に接続され、正特性サーミスタ１０４の両端電圧の上昇により、ＭＯＳＦＥＴ１０１のゲート電圧を低下させるバイポーラトランジスタ１０６とを備えた。 - 特許庁

A CPU judges whether or not a difference between the number of passage of the tokens M detected by the token throw-in sensors 201a, 201b and the number of rocking of the mobile member 202 detected by the token gate sensor 204 is within the range of permission, so as to perform a processing corresponding to a determination result.例文帳に追加

ＣＰＵは、メダル投入センサ２０１ａ，２０１ｂに検知されたメダルＭの通過数とメダルゲートセンサ２０４に検知された可動部材２０２の揺動数との相違が許容範囲にあるか否かを判断して、判断結果に応じた処理を実行する。 - 特許庁

This widens a distance between the gate electrode 2a and the source electrode 3b to suppress a parasitic capacitance Cgs small to reduce the difference of the parasitic capacitance Cgs among pixels even when displacements occurr at the time of exposure, which decreases the degree of shot irregularity.例文帳に追加

これにより、ゲート電極２ａとソース電極３ｂとの間の距離が広がって寄生容量Ｃｇｓが小さく抑えられ、露光時にズレが生じた場合でも画素間の寄生容量Ｃｇｓの差が小さく、ショットムラの程度を軽減することが可能になる。 - 特許庁

The forward potential of the diode (D2) has negative temperature characteristics, and when the ambient temperature rises, the gate/source potential difference of the TR2 decreases and the current flowing to the Zener diode (D1) increases to perform temperature compensation for raising the output potential.例文帳に追加

ダイオード（Ｄ２）は、順方向電位が負の温度特性を持っているので、周囲温度が上昇するとＴＲ２のゲート／ソース間の電位差が小さくなって、ツェナーダイオード（Ｄ１）に流れる電流が増加し、出力電位を上昇させる温度補償が行われる。 - 特許庁

A portion composed of a flip-flop 154 and an exclusive OR gate 155 is operated so that each difference value signal is outputted when a phase of output data Dout is fast or slow in comparison with the measuring clock CLK, as a comparison result signal XOR1.例文帳に追加

フリップフロップ１５４と排他的論理和ゲート１５５から成る部位は、比較結果信号ＸＯＲ１として、出力データＤｏｕｔの位相が測定クロックＣＬＫに対して進んでいるときと遅れているときとで異なる値の信号を出力するように動作する。 - 特許庁

For increasing the erasing speed, it is unnecessary that the potential difference Vsf between the source and a control gate is made high voltage, so that intensity of an electric field applied on a tunnel film 14 can be reduced when erasing operation is started, and damage to the tunnel film 14 can be prevented.例文帳に追加

また、消去スピードを向上させるためにソース−コントロールゲート間の電位差Ｖｓｆを高電圧にする必要がないため、消去動作開始時にトンネル膜１４にかかる電界強度を低減でき、トンネル膜１４にダメージが入ることを防止できる。 - 特許庁

In the sensing transistor, its source is connected to each of the data input/output line and the complementary data input/output line, its gate and its drain are connected to mutually intersecting, and current difference between the data input/output line and the complementary data input/ output line is sensed and amplified.例文帳に追加

センシングトランジスタはデータ入出力ラインと相補データ入出力ラインとのそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、データ入出力ラインと相補データ入出力ラインとの電流差を感知増幅する。 - 特許庁

Thus, a distance between the gate electrode 2a and the source electrode 3b is widened, a parasitic capacitance Cgs is suppressed to be small, the difference of the parasitic capacitance Cgs among pixels is reduced even when displacements occur at the time of exposure, and the degree of shot irregularity can be reduced.例文帳に追加

これにより、ゲート電極２ａとソース電極３ｂとの間の距離が広がって寄生容量Ｃｇｓが小さく抑えられ、露光時にズレが生じた場合でも画素間の寄生容量Ｃｇｓの差が小さく、ショットムラの程度を軽減することが可能になる。 - 特許庁

A phase comparing electric signal 6 according to the phase difference between separated output optical signals 4 and 5 is obtained and the light clock 8 whose frequency and phase are adjusted according to the value of the electric signal 6 is obtained in a light pulse generator 5000 and the light clock 8 is entered in the light gate element 2000.例文帳に追加

分離した出力光信号4,5の位相差に応じた位相比較電気信号6を求め、この電気信号6の値に応じて周波数と位相が調整された光クロック8を光パルス発生器5000で求めて、この光クロック8を光ゲート素子2000に入力する。 - 特許庁

As shown by a manufacturing step chart in fig. 2 (b) to fig. 2 (h), a large difference does hot occur at the boundary of a semiconductor layer 4 and the second undercoat insulation film 3, and since step coverage is excellent, a gate leak current is not generated in a thin film transistor thus obtained.例文帳に追加

このため、図２（ｂ）〜（ｈ）の製造工程図に示す通り、半導体層４と第二アンダーコート絶縁膜３との境界部分において大きな段差が生じず、ステップカバレージが良好であるため、得られた薄膜トランジスタはゲートリーク電流を生じない。 - 特許庁

A work function ΦMn of a gate electrode 6 of nMOS is made into value between electron affinity χs of silicon and an energy difference Φi of intrinsic Fermi level εi of silicon and the vacuum level of silicon, namely, set so as to establish the relation of χs<ΦMn<Φi.例文帳に追加

ｎＭＯＳのゲート電極６の仕事関数ΦＭｎを、シリコンの電子親和力χsと、シリコンの真性フェルミ準位εｉとシリコンの真空準位とのエネルギー差Φｉとの間の値にする、すなわち、χs＜ΦＭｎ＜Φｉの関係が成り立つように設定する。 - 特許庁

Thereby, by simple circuit constitution in which only auxiliary capacitor C is used, potential difference of fall of a (p) well potential is made large, reduction of pump efficiency by back gate effect is prevented when power source voltage is made lower, while latch-up and charge leak are prevented.例文帳に追加

こうして、補助容量Ｃを用いるだけの簡単な回路構成で、ｐウェル電位の突き下がりの電位差を大きくして、電源電圧の低電圧化に際してバックゲート効果によるポンプ効率の低下を無くすと共に、ラッチアップやチャージ漏れを防止する。 - 特許庁

To suppress, as much as possible, the formation of a difference in shapes of elements formed in each region to prevent the breakage of a gate oxide film for simultaneously etching the region where a doped dopant is different, and the region where the amount of doping is different as in the case of an n-type region and a p-type region.例文帳に追加

ｎ型領域とｐ型領域などのように，ドープされたドーパントの異なる領域又はドープ量の異なる領域を同時にエッチングする際に，各領域に形成された素子の形状差の発生を極力抑え，ゲート酸化膜破れを防止する。 - 特許庁

The storage time is controlled by applying read-out pulses 24, 26 and 28 to a read-out gate 12 at different timings corresponding to the difference of output levels for each image sensor, fetching the signal charge of the photosensor 10 into a charge transfer register 10 and transferring it.例文帳に追加

蓄積時間の調整は、各イメージセンサーごとに、出力レベルの違いに応じた異なるタイミングでリードアウトパルス２４、２６、２８をリードアウトゲート１２に印加し、光センサー１１０の信号電荷をそれぞれ電荷転送レジスター１０に取り込み、転送することで行う。 - 特許庁

When a LiNbO3 single crystal 104 is placed on a semiconductor chip, electric fields are relieved on the way to the surface of the single crystal 104 and no definite difference occurs in the refractive index of the crystal 104 even when the potentials at semiconductor gate electrodes 101 vary in accordance with information '0' and '1'.例文帳に追加

半導体チップの上にＬiＮbＯ_3単結晶104を置いた場合、半導体ゲート電極101の電位が情報０，１に応じて異なっていても、単結晶104表面に至る途中で電界は緩和され、単結晶104の屈折率に明確な違いは生じない。 - 特許庁