「difference gate」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The gate impurity region 6 and/or the channel forming impurity region 2 has an impurity density difference in the channel direction.例文帳に追加

ゲート不純物領域６および／またはチャネル形成不純物領域２が、チャネル方向に不純物濃度差を有する。 - 特許庁

The second sense amplifier 4 determines difference between the voltage value of the floating gate and a second threshold larger than the first threshold.例文帳に追加

第２のセンスアンプ４は、フローティングゲートの電圧値と、第１の閾値より大きな第２の閾値との大小を判定する。 - 特許庁

To provide a valve gate type mold assembly capable of reducing the temperature difference of the molding material in the material passage of a valve device.例文帳に追加

バルブ装置の材料通路内の成形材料の温度差を低減できるバルブゲート式金型装置を提供する。 - 特許庁

A transfer-time difference generating region is composed of second-layer vertical-gate electrodes 27c and 27e and first-layer vertical-gate electrodes 27d and 27f, and channel barriers 29a and 29b are formed just under the vertical-gate electrodes 27c and 27f in a row A.例文帳に追加

転送時間差発生領域は、２層目の垂直ゲート電極２７c,２７eと１層目の垂直ゲート電極２７d,２７fとで構成し、Ａ列の垂直ゲート電極２７c,２７fの直下にチャネルバリア２９a,２９bを形成している。 - 特許庁

The predetermined depth corresponds to a difference of thickness between the gate insulating film 25 and the gate insulating film 15, and the upper surfaces of the silicide layers 23A, 24A have structure higher than an interference between the second region of the substrate 11 and the gate insulating film 25.例文帳に追加

所定の深さはゲート絶縁膜２５とゲート絶縁膜１５との厚さの差に相当し、シリサイド層２３Ａ，２４Ａの上面は基板１１の第２領域とゲート絶縁膜２５との界面より高い構造を有する。 - 特許庁

A work function of the gate electrode 20 on the interface 20A with the gate insulating film 30 becomes large, so a work function difference ϕMS between the gate electrode 20 and an oxide semiconductor film 40 increases, so that the threshold voltage Vth becomes high.例文帳に追加

ゲート電極２０のゲート絶縁膜３０との界面２０Ａにおける仕事関数が大きくなるので、ゲート電極２０と酸化物半導体膜４０との仕事関数差φＭＳが大きくなり、閾値電圧Ｖｔｈが大きくなる。 - 特許庁

By setting the gate the thickness equal to 2×(a+b+c+d) or larger than at this time, even when scale deviation/dimensional deviation occurs, the resist end part is not detached from a gate part and does not conceal a level difference part.例文帳に追加

このときゲート太さを２×（ａ＋ｂ＋ｃ＋ｄ）以上の太さにすることにより、目ずれ・寸法ずれが起きても、レジスト端部がゲート部から外れて、段差部を隠すことがない。 - 特許庁

To reduce the difference of a characteristic when forming a transistor of a trench gate structure where the number of trench is one along with a transistor of a trench gate structure where the number of trenches is two or more on a substrate.例文帳に追加

トレンチの数が１個のトレンチゲート構造のトランジスタをトレンチの数が２個以上のトレンチゲート構造のトランジスタとともに基板上に形成する際の特性の差異を低減する。 - 特許庁

The voltage limiting circuit 6 controls a gate voltage of the first PchMOSFET 4 such that a gate-source potential difference of the first PchMOSFET 4 is not excessive.例文帳に追加

この電圧制限回路６により第１ＰｃｈＭＯＳＦＥＴ４のゲート−ソース間の電位差が過大とならないように、第１ＰｃｈＭＯＳＦＥＴ４のゲート電圧を制御する。 - 特許庁

To provide a nonvolatile semiconductor memory device that prevents a silicide short circuit without increasing the difference in a height between a word gate and a control gate, and to provide a method of manufacturing the same.例文帳に追加

ワードゲートとコントロールゲートの間の高低差を大きくすることなく、シリサイドショートを防止することが可能な不揮発性半導体記憶装置、及びその製造方法を提供すること。 - 特許庁

To provide a bidirectional switch in which a difference in interconnect resistance between a first gate electrode and a second gate electrode included in one unit cell is small, and a switching loss is reduced.例文帳に追加

１つの単位セルに含まれる第１のゲート電極と第２のゲート電極との間の配線抵抗の差が小さく、スイッチングロスを低減した双方向スイッチを実現できるようにする。 - 特許庁

To properly regulate an overlapping amount in a gate, without being affected by a feed position of a medium, a medium state in the gate and a length difference of the medium.例文帳に追加

媒体の繰出し位置や、ゲートにおける媒体の状態、媒体の長さの違いによる影響を受けず、ゲートのオーバーラップ量の適正な調整を行うことができるようにする。 - 特許庁

The clogging of the filling tank is discriminated by using a pressure difference sensor 6 for sensing a pressure difference between the exhaust gas inflow and discharge parts of the filling tank and the used filter medium is discharged from a gate 10 on the basis of the signal of the sensor 6.例文帳に追加

これを充填槽２に充填し，排ガス流入部と排出部の圧力差センサー６で詰りを判断し，この信号により使用剤濾材をゲート１０より排出する。 - 特許庁

When a wobbling signal is generated from the reflection difference signal, the difference signal is sampled and held by applying a gate synchronized with an LPP signal, and removes the LPP signal from the wobbling signal.例文帳に追加

この反射差信号からウォブル信号を生成する場合に、ＬＰＰ信号に同期したゲートをかけて差信号をサンプルホールドし、ウォブル信号からＬＰＰ信号を除去する。 - 特許庁

In a counter 12, by counting pulses outputted from the AND gate 11 from 0 to N, a difference frequency is measured.例文帳に追加

カウンタ１２では、ＡＮＤゲート１１から出力されるパルスを０〜Ｎまでカウントすることにより差分の周波数を測定する。 - 特許庁

Since the TaOx film 109 is formed on the entire surface of a substrate 100, the difference between heights due to the gate wiring is relaxed.例文帳に追加

基板１００表面全体にＴａＯx 膜１０９が形成されているため、ゲート配線による高低差が緩和される。 - 特許庁

In 1929, Misu Lock Gate was built because the dikes of the Uji-gawa River were repaired to make a difference in water level between the Uji-gawa River and the Go-kawa River. 例文帳に追加

1929年、宇治川の堤防が整備され宇治川と濠川に水位差が生じたため三栖閘門が建設されている。 - Wikipedia日英京都関連文書対訳コーパス

In the mixer 8, the first IF signals and the second IF signals are mixed and difference signals are outputted to an AND gate 11.例文帳に追加

ミキサ８では、第１のＩＦ信号と第２のＩＦ信号とを混合し差分の信号をＡＮＤゲート１１へ出力する。 - 特許庁

Furthermore, an insulation gate field effect transistor formed on the same substrate as that of the gold electrode is used as a potential difference measurement apparatus.例文帳に追加

さらに、電位差測定装置として、金電極と同一基板上に形成された絶縁ゲート電界効果トランジスタを用いる。 - 特許庁

To provide a compound semiconductor device and a manufacturing method of the same which can suppress a phase difference in potential of a gate electrode.例文帳に追加

ゲート電極の電位の位相差を抑制することができる化合物半導体装置及びその製造方法を提供する。 - 特許庁

To prevent the generation of residuals caused by the insufficient etching of a floating gate material caused by a difference in height on the principal plane of a semiconductor substrate.例文帳に追加

半導体基板主面上の段差に起因するフローティングゲート材のエッチング不足による残渣の発生を防止する。 - 特許庁

The output buffer 450 outputs a delay clock CLKD without deviation in the duty due to a difference from a gate load to a terminal 455.例文帳に追加

出力バッファ４５０は、ゲート負荷の違いによるデューティずれのない遅延クロックＣＬＫＤを端子４５５へ出力する。 - 特許庁

Hereby, a lower corner of the floating gate 120 is thermally oxidized to provide a round profile, Thus, a difference between the thickness at an edge of the film and that at the center of the same becomes larger in the gate oxide film 110 than the gate interlayer insulating film pattern 130.例文帳に追加

これによって、浮遊ゲート１２０の下部角が熱酸化されてラウンドされたプロフィールを有し、結果的に、膜のエッジでの厚さと中央での厚さとの差はゲート層間絶縁膜パターン１３０よりゲート酸化膜１１０の方が大きくなる。 - 特許庁

Gates of the gate control transistors TA1-TE1 are imparted with predetermined voltages so that potential difference between a gate and a source rises to a threshold or higher when the source voltages of the gate control transistors TA1-TE1 are changed so as to be made conductive.例文帳に追加

ゲート制御用トランジスタＴＡ１〜ＴＥ１のゲートは、ゲート制御用トランジスタＴＡ１〜ＴＥ１のソースの電圧が変化したときにゲート−ソース間の電位差が閾値電圧以上となって導通するよう、所定の電圧を与えられている。 - 特許庁

To provide a method of forming a gate oxide film for a semiconductor device, which can minimize the difference in surface level between a high-voltage gate oxide film, formed at a high-voltage transistor and a low-voltage gate oxide film formed at a low-voltage transistor.例文帳に追加

高電圧用トランジスタに形成される高電圧用ゲート酸化膜と、低電圧用トランジスタに形成される低電圧用ゲート酸化膜との表面段差を最小化することが可能な半導体素子のゲート酸化膜形成方法を提供する。 - 特許庁

A potential difference detection circuit 9 subtracts a control voltage VBB from a load driving voltage VBP to compute the potential difference between them, and when the potential difference exceeds a predetermined threshold, outputs an H level signal to the gate terminal of a switching element 8.例文帳に追加

電位差検知回路９は、負荷駆動電圧ＶＢＰから制御電圧ＶＢＢを減じたものを両者の電位差として演算し、その電位差が所定の閾値を超えるとき、Ｈレベルの信号をスイッチング素子８のゲート端子に出力する。 - 特許庁

The driver includes a plurality of gate lines that transmit gate signals, and first and second gate drivers that are respectively connected to odd-numbered and even-numbered gate lines among the plurality of gate lines and generate the gate signals, based on a plurality of clock signals, wherein two adjacent clock signals among the plurality of clock signals have a phase difference equal to or greater than 180° and smaller than 360°.例文帳に追加

本発明による表示装置の駆動装置は、ゲート信号を伝達する複数のゲート線、そしてゲート線のうち奇数番目及び偶数番目のゲート線に各々接続され、複数のクロック信号に基づいて前記ゲート信号を生成する第１及び第２ゲート駆動部を含み、複数のクロック信号のうち隣接する二つのクロック信号の位相差は、１８０゜以上３６０゜未満である。 - 特許庁

A first process difference between a resist dimension by a lithographic process and a process dimension by a dry etching process is calculated in a N-gate portion.例文帳に追加

Ｎ型ゲート部に対して、リソグラフィ工程によるレジスト寸法とドライエッチ工程による加工寸法との第１の加工差を算出する。 - 特許庁

This can prevent a potential difference exceeding a gate-source withstand voltage of the first PchMOSFET 4.例文帳に追加

これにより、第１ＰｃｈＭＯＳＦＥＴ４のゲート−ソース間の耐圧を超える電位差が発生することを防止することが可能となる。 - 特許庁

The delay time difference among signals passing through the multi-input logic gate circuit is changed in the delay step of the minimum unit depending on an input terminal used for the multi-input logic gate circuit.例文帳に追加

多入力論理ゲート回路の使用する入力端子の違いに応じて、多入力論理ゲート回路内を通過する信号の遅延時間差が上記最小単位の遅延ステップで変化する。 - 特許庁

The clamping circuit 30 clamps the gate voltage Vg of the output transistor 12 to make a voltage difference between a gate of the output transistor 12 and the input terminal 102 get to a prescribed clamp voltage Vclmp or more.例文帳に追加

クランプ回路３０は、出力トランジスタ１２のゲートと入力端子１０２の電圧差が、所定のクランプ電圧Ｖｃｌｍｐ以上となるように、出力トランジスタ１２のゲート電圧Ｖｇをクランプする。 - 特許庁

A time difference control unit 8 outputs gate outputs (A) and (B), generated so as to match the timing of change of the Vce signals (A) and (B), to a gate driver 2.例文帳に追加

そして、時間差制御部８において、ゲート信号に基づいて、前記各Ｖｃｅ信号（Ａ），（Ｂ）の変化のタイミングが整合するように生成されたゲート出力（Ａ），（Ｂ）をゲートドライバ２に出力する。 - 特許庁

To provide a gate line driving method and a gate line driving device in a liquid crystal display that can prevent an influence of potential difference ΔVp between a pixel voltage and a data line voltage and can effectively remove a poor residual image caused by a flicker phenomenon and a DC residual.例文帳に追加

本発明は、画素電圧とデータライン電圧との電位差ΔVpによる影響を避け、フリッカー現象及びDC残留による残像不良を有効的に除去することができる。 - 特許庁

The stress difference between the gate electrode 6 and the gate insulation film 7 is suppressed to within the range of -3×109 dyn/cm2 or +2×109 dyn/cm2 to suppress the generation ratio of defective.例文帳に追加

ゲート電極６およびゲート絶縁膜７の応力差を−３×１０^9 ｄｙｎ／ｃｍ^2 ないし＋２×１０^9 ｄｙｎ／ｃｍ^2 の範囲にして剥離による不良発生率を抑制する。 - 特許庁

Therefore, when a potential difference is generated between the first electrode and the second electrode, electron passe through the gate electrodes of the gate electrode plate and accelerated and pass through the holes, and collide against the fluorescent layers.例文帳に追加

これにより、電位差が前記第１電極と前記第２電極間で発生するとき、電子が前記ゲート極板のゲート極を経過し加速して前記ホールを通過し、前記蛍光層に衝突する。 - 特許庁

Thus, since a step difference h2 between the gate electrode 10 and an N+-type source layer 11 and between the gate electrode 10 and an N+-type drain layer 12 becomes smaller than that of the conventional example, flatness of an interlayer insulating film 13 is improved.例文帳に追加

これにより、ゲート電極１０とＮ＋ソース層１１、Ｎ＋ドレイン層１２との段差ｈ２は従来例のものに比べて小さくなるので、層間絶縁膜１３の平坦性が改善される。 - 特許庁

To increase a work function difference between a metal compound used in the gate electrode pattern of a n-channel MOS transistor and a metal compound used in the gate electrode pattern of a p-channel MOS transistor, in the n-channel MOS transistor which is formed in a gate first process and which uses the metal compound as the gate electrode pattern.例文帳に追加

ゲートファーストプロセスで形成できる、金属化合物をゲート電極パターンとして使うｎチャネルＭＯＳトランジスタにおいて、ｐチャネルＭＯＳトランジスタのゲート電極パターンに使われる金属化合物に対し、前記ｎチャネルＭＯＳトランジスタのゲート電極パターンに使われる金属化合物の仕事関数差を増大させる。 - 特許庁

The pulse time difference encoding circuit comprises a pulse circulation circuit having a series connection of 2^n-1 NOT gates and one NOR gate where 2^n-2 NOT gates excepting the final stage and the NOR gate are connected in ring, delay time is equalized in all NOT gates and delay time of the NOR gate is set two times as long as that of the NOT gate.例文帳に追加

直列接続された２^ｎ−１個のノットゲートと１つのノアゲートとを有し、最終段を除く２^ｎ−２個のノットゲートとノアゲートとがリング状に接続され、全てのノットゲートの各遅延時間は等しくされ、ノアゲートの遅延時間はノットゲートの遅延時間の２倍とされたパルス周回回路を備える。 - 特許庁

Then, the difference voltage of the gate/source voltages of the both FET (M_1, M_2) is made constant, so that it is possible to output this difference voltage as the reference voltage Vref, and to obtain a fine temperature-independent reference voltage.例文帳に追加

そして、両ＦＥＴ（Ｍ_１，Ｍ_２）のゲート-ソース間電圧の差電圧が一定となるためこれをＶ_ｒｅｆとして出力すれば温度依存性のない微小なリファレンス電圧を得ることが可能となる。 - 特許庁

By applying voltage to the first gate electrode 7 to set a Landau level filling rate below the first gate electrode 7 to 2 and by adjusting a potential difference between the source electrode 5 and the drain electrode 8, a difference in energy between a lower Landau level 9a and an upper Landau level 9b is made to become a chemical potential difference the same as or above Landau level energy (cyclotron energy).例文帳に追加

第１のゲート電極７に電圧を印加して第１のゲート電極７の下のランダウ準位充填率を２に設定し、ソース電極５とドレイン電極８との間の電位差を調整して、下位ランダウ準位９ａと上位ランダウ準位９ｂのエネルギー差が、ランダウ準位エネルギー（サイクロトロンエネルギー）以上の化学ポテンシャル差になるようにする。 - 特許庁

Thereby the potential difference Vsf between a source and a floating gate 15 is not reduced in the case that quantity of electrons accummulated in the floating gate 15 is reduced with the progress of erasing operation and floating gate potential Vf is increased, and erasing operation time is not increased.例文帳に追加

これにより、フローティングゲート１５に蓄積されている電子量が消去動作の進行と共に減少してフローティングゲート電位Ｖｆが大きくなっても、ソース−フローティングゲート間の電位差Ｖｓｆが小さくならず、消去動作時間が延びないようにできる。 - 特許庁

And the first positive voltage +3 V is applied to a control gate connected to the word lines WL32-WL63, potential difference between the control gate (+3 V) and the channel layer (0 V) is made small, an electric field between a floating gate and the channel layer is reduced, and a substrate disturbance is relaxed.例文帳に追加

そうして、ワード線WL32〜WL63に接続された制御ゲートに第１の正電圧＋３Ｖが印加され、制御ゲート(＋３Ｖ)とチャネル層(０Ｖ)との電位差が小さくなって、フローティングゲートとチャネル層との間の電界を減少させ、基板ディスターブを緩和する。 - 特許庁

To prevent a voltage detection motion from being unstable due to a difference of a temperature characteristic of a gate threshold voltage of each transistor(TR) even in the case of a configuration where a power supply voltage level is detected on the basis of a difference of the gate threshold voltage of PMOS TRs forming differential pairs.例文帳に追加

差動対を構成するＰＭＯＳ型トランジスタのゲートしきい値電圧の差に基づいて電源電圧レベルを検出する構成とする場合でも、各トランジスタのゲートしきい値電圧の温度特性の相違に起因して電圧検出動作が不安定になる事態を防止すること。 - 特許庁

The thickness of the gate insulating film 103 in a level difference region 120 of the border of the above element isolation region 102 and regions other than the element isolation region 102 is made 65%-100% to the film thickness of the gate insulating film 103 in regions other than the level difference region 120.例文帳に追加

上記素子分離領域１０２とその素子分離領域１０２以外の領域との境界の段差領域１２０におけるゲート絶縁膜１０３の膜厚を、その段差領域１２０以外の領域におけるゲート絶縁膜１０３の膜厚に対して６５％〜１００％とする。 - 特許庁

In the formula, V_1 is the potential difference between a drain contact plug 23 and the floating plate 17, D_1 is the interval between the drain contact plug 23 and the floating plate 17, V_2 is the potential difference between the gate electrode 14 and the floating plate 17, and D_2 is the interval between the gate electrode 14 and the floating plate 17.例文帳に追加

上記定義値は、Ｖ_1：ドレインコンタクトプラグ２３とフローティングプレート１７との電位差、Ｄ_1：ドレインコンタクトプラグ２３とフローティングプレート１７との間隔、Ｖ_2：ゲート電極１４とフローティングプレート１７との電位差、Ｄ_2：ゲート電極１４とフローティングプレート１７との間隔とする。 - 特許庁