「input sampling period」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

For pitch period detection and compression/expansion of a speech signal based upon the pitch period, interpolation data on a sampling period which is shorter than the sampling period of the input speech signal calculated by an interpolation part 11 can be used.例文帳に追加

ピッチ周期検出及びピッチ周期に基づく音声信号の圧縮／伸長には，補間部１１により算出された入力音声信号のサンプリング周期よりも短いサンプリング周期の補間データを用いることができる。 - 特許庁

A switch 7 is closed during a sampling period, and an input voltage Vin becomes a power supply voltage for a ring oscillator 100.例文帳に追加

サンプリング期間中はスイッチ７が閉じられ、入力電圧Ｖinがリングオシレータ１００の電源電圧となる。 - 特許庁

When the pitch period candidate is a short period, the evaluation range on the time base of the input speech signal used for periodicity evaluation is widened and the sampling period of the input speech signal is narrowed.例文帳に追加

逆に，ピッチ周期候補のが短周期のときは，周期性評価に用いる入力音声信号の時間軸上の評価範囲を広くするとともに，入力音声信号のサンプリング周期を狭める。 - 特許庁

The phase of the sampling clock is derived by using the ratio of the remainder, obtained by dividing the difference between delay times generated in routes of a horizontal synchronizing signal and a video signal input to the AD conversion unit by a sampling clock period, and the period of the sampling clock.例文帳に追加

ＡＤ変換部に入力される、水平同期信号及び映像信号のルートでそれぞれ発生する遅延時間差を、サンプリングクロック周期で除算した剰余と、サンプリングクロックの周期との比を用いてサンプリングクロックの位相を導き出す。 - 特許庁

The equivalent-time sampling radar for performing time scanning has a differential circuit 12 for holding voltage that has the same absolute value level and a different sign as compared with an input voltage in sampling in the interval period of sampling.例文帳に追加

時間走査を行う等価時間サンプリングレーダにおいて、 サンプリングのインターバル期間にはサンプリング時の入力電圧とは大きさ絶対値が同じで符号が異なる電圧をホールドする微分回路１２を有する - 特許庁

The sampling system includes a 1st sampler SW1 that periodically samples an input signal IN for a fixed sample extract period T.例文帳に追加

固定サンプル抽出周期Ｔで入力信号ＩＮを周期的にサンプリングする第１サンプラーＳＷ１を含んでいる。 - 特許庁

The data acquisition means 34 acquires the wave form information of the input signal from the signal Eo obtained by the sampling while synchronizing with the second clock signal C2 having the period of Q times of the sampling period Ts.例文帳に追加

データ取得制御手段３４は、サンプリングで得られた信号Ｅｏから、サンプリング周期ＴｓのＱ倍の周期をもつ第２のクロック信号Ｃ２に同期して、入力信号の波形情報を取得する。 - 特許庁

A sampler 10 digitizes an input video signal in a peak detection mode, and detects a maximum value and a minimum value of the input video signal in each sampling period.例文帳に追加

サンプラー１０がピーク検出モードで入力ビデオ信号をデジタル化し、各サンプリング期間にて上記入力ビデオ信号の最大値及び最小値を検出する。 - 特許庁

Namely, a switch 220 switches the supply destination of the input signal to respective delay units 231 to 23N cyclically at every sampling period T.例文帳に追加

まず切換器２２０が入力信号の供給先を各遅延器２３１〜２３Ｎにサンプリング周期Ｔ毎に巡回的に切り替える。 - 特許庁

A operation means 22 calculates: integers Q, N satisfying a relation where the difference between an integer N times of the recursive period Tx of the input signal S, and an integer Q times of the sampling period Ts is the same as the offset delay time ΔT; and the sampling period Ts corresponding to the integers Q, N.例文帳に追加

演算手段２２は、入力信号Ｓの波形繰り返し周期Ｔｘの整数Ｎ倍と、サンプリング周期Ｔｓの整数Ｑ倍との差がオフセット遅延時間ΔＴとなる整数Ｑ、Ｎと、その整数に応じたサンプリング周期Ｔｓを算出する。 - 特許庁

A sampling pulse width is wider than the pulse widths of the two external input signals, and the output periods of the two external input signals are completely included in the output period of the sampling pulse, therefore, even if a slight delay occurs on the sampling pulse, it does not have an influence on the timing for the holding but it is possible to easily decide the timing for the holding.例文帳に追加

サンプリングパルス幅は、外部入力の２信号のパルス幅よりも広く、かつサンプリングパルスの出力期間に外部入力の２信号の出力期間は完全に含まれるため、少々の遅延が生じても、保持タイミングに影響せず、容易に保持タイミングを決定出来る。 - 特許庁

In a sampling mixer circuit 30 of an under-sampling method, the on/off-turning of an amplification operation of an amplifying part 321 is controlled by connecting an input terminal and a connection terminal of the amplifying part 321 for a non-sampling period according to control signals S1 and S2 being sampling pulse signals.例文帳に追加

アンダーサンプリング方式のサンプリングミキサ回路３０において、サンプリングパルス信号である制御信号Ｓ１，Ｓ２に従って、非サンプリング期間の間、増幅部３２１の入力端子と接続端子との間が接続されることで増幅部３２１の増幅動作のＯＮ／ＯＦＦが制御される。 - 特許庁

To reduce error in sampling of an analog input signal during a next sample period even if an analog input signal sampled during a sample period becomes excessive, in a pipelined A/D converter that performs interleave operation.例文帳に追加

インターリーブ動作のパイプライン型Ａ／Ｄ変換器において、サンプル期間でサンプリングされたアナログ入力信号が過大となっても、次のサンプル期間でのアナログ入力信号のサンプリングの誤差を低減すること。 - 特許庁

The plurality of pitch period candidates are selected one after another, when a pitch period candidate is a long period, a processed object range selection part 13 widens an evaluation range on the time base of an input speech signal used for periodicity evaluation and a pitch period detection part 14 narrows the sampling period of the input speech signal.例文帳に追加

複数のピッチ周期候補を順次選択し，そのピッチ周期候補が長周期のときは，処理対象範囲選択部１３により周期性評価に用いる入力音声信号の時間軸上の評価範囲を広くするとともに，ピッチ周期検出部１４により入力音声信号のサンプリング周期を狭める。 - 特許庁

Audio data D0-D2 are respectively received from input terminals DAI0-DAI2 synchronously with a half period of a sampling clock WCK.例文帳に追加

サンプリングクロックＷＣＫの１／２周期に同期して、入力端子ＤＡＩ０〜ＤＡＩ２から、オーディオデータＤ０〜Ｄ２をそれぞれ入力する。 - 特許庁

A sampling module samples an AC power waveform as an input to a power supply, at a sampling frequency which is a multiple of a predetermined frequency, to obtain a sampled amplitude at a known point within the predetermined period.例文帳に追加

サンプリング・モジュールは、電源装置に入力する交流電力波形を、所定の周波数を逓倍したサンプリング周波数でサンプリングし、所定の周期内の既知の点におけるサンプル振幅を取得する。 - 特許庁

In a sampling period, a charging/discharging circuit 10 charges/discharges a capacitor C with a current corresponding to a difference between input voltage Vin and output voltage Vout.例文帳に追加

サンプリング期間では充放電回路１０が入力電圧Ｖinと出力電圧Ｖoutとの差に応じた電流でコンデンサＣを充放電する。 - 特許庁

In a register 11, an input sampling period T1, an output sampling period T2, and a normalization reference time width ΔT/T1 in which a reference time width ΔT serving as a reference for determining a plurality of input samples used for obtaining one output sample data by an interpolating process is normalized by T1, are established.例文帳に追加

レジスタ１１には、入力サンプル周期Ｔ１と、出力サンプル周期Ｔ２と、１つの出力サンプルのデータを補間処理により求めるために用いるべき複数の入力サンプルを決定する基準となる基準時間幅ΔＴをＴ１で正規化した正規化基準時間幅ΔＴ／Ｔ１とが、設定される。 - 特許庁

When the period of input output clock is not stable, period data of a re-sampling period address register 23 are updated and a reading address is formed by supplying the output of the register 23 to a cumulative adding circuit 24.例文帳に追加

入出力クロックの周期が安定していないときには、再標本化周期アドレスレジスタ２３の周期データを更新するとともに、レジスタ２３の出力を累積加算回路２４に供給して読み出しアドレスを形成する。 - 特許庁

One end of a sampling capacity Cc of respective comparators Cmp is applied with an analogue input signal Vin through a second switch SWin during a sampling period, and is applied with a corresponding reference voltage Vref through a third switch SWref during a comparison period.例文帳に追加

各比較器Ｃｍｐのサンプリング容量Ｃｃの一端には、サンプル期間に第２のスイッチＳＷｉｎを介してアナログ入力信号Ｖｉｎが印加され、比較期間に第３のスイッチＳＷｒｅｆを介して対応の参照電圧Ｖｒｅｆが印加される。 - 特許庁

A calculation period t20 of an identification calculation part M30 for performing the identification (meaning the sampling period dt) is made to be longer than a calculation period t20 by a sub F/B control part M20 (a control input calculation means) for calculating a value used for calculation of control input to the control object.例文帳に追加

そして、前記同定を行う同定演算部Ｍ３０の演算周期ｔ２０（つまりサンプリング周期ｄｔ）を、制御対象への制御入力の算出に用いる値を演算するサブＦ／Ｂ制御部Ｍ２０（制御入力演算手段）による演算周期ｔ２０よりも長くする。 - 特許庁

The signal level of the input signal is attenuated by set attenuation amount by an attenuator 2a, furthermore, frequency is converted by a frequency conversion part 3, the input signal whose frequency is converted is sampled by a prescribed sampling period to convert the respective sampling values into digital values.例文帳に追加

減衰器２ａで入力信号の信号レベルを設定減衰量だけ減衰し、さらに周波数を周波数変換部３で変換し、ＡＤ変換器６ａで、周波数変換された入力信号を所定のサンプリング周期でサンプリングして各サンプリング値をデジタル値に変換する。 - 特許庁

Further, in response to the input voltage inputted to the first latch during the last sampling period, a hold stage is so connected with the second bias circuit as to apply thereto a second bias current.例文帳に追加

さらにまた、ホールド段が、前のサンプル周期の間第１ラッチに加えられた入力電圧に応答してバイアス回路に第２のバイアス電流を加えるよう接続される。 - 特許庁

A switched capacitor integration circuit 10, including a switch, a plurality of sampling capacitors and an integral capacitor, charges electric charge corresponding to an input signal, to at least one sampling capacitor in an electric charge charging period T1.例文帳に追加

スイッチと、複数のサンプリング容量と、積分容量とを含んで構成されるスイッチトキャパシター積分回路１０は、電荷充電期間Ｔ１の入力信号に対応した電荷をサンプリング容量の少なくとも１つに充電する。 - 特許庁

Switching units 1, 2 switch each output destination of a VA signal and a VB signal input in the same period alternately to each of A/D conversion units 3, 4 in every sampling period of the A/D conversion units 3, 4.例文帳に追加

切替部１，２は、同一期間に入力されたＶＡ信号及びＶＢ信号のそれぞれの出力先を、Ａ／Ｄ変換部３，４のサンプリング周期毎に、Ａ／Ｄ変換部３，４のそれぞれへ交互に切り替える。 - 特許庁

This sampling type measuring device for digitally sampling and measuring input signal has a constitution, having a calculating means for selecting either the digital low-pass filter operation or the sum total average operation, based on the data updating period set beforehand, and performing the selected calculations on sampling data.例文帳に追加

入力信号をデジタルサンプリングして測定するサンプリング式測定装置において、 予め設定されたデータ更新周期に基づきデジタルローパスフィルタ演算および総和平均演算のどちらか一方を選択し、サンプリングデータに対して選択した演算を実行する演算手段を有する構成である。 - 特許庁

To set a sampling period constant (fix) without using a PLL circuit or the like, and to keep an error to a lowest possible value by a software, even when a frequency of an analogue input waveform is fluctuated.例文帳に追加

ＰＬＬ回路などを用いずにサンプリング周期を一定（固定）とし、アナログ入力波形の周波数が変動としたとしてもソフト的にその誤差分を極力小さな値に抑える。 - 特許庁

Since the input channels are sampled in sequence, a plurality of waveform signals are converted from analog to digital at intervals for each sampling period, and the A-D resolution is enhanced in practical terms.例文帳に追加

入力チャネルは順にサンプリングされるので、１サンプリング周期毎に、間隔をおいて複数の波形信号がＡ／Ｄ変換され、実質的にＡ／Ｄ分解能を高められる。 - 特許庁

A PLL circuit 13 produces two sampling clock having the same period as the input signal and constant phase relation and outputs to the S/H circuit 11 and an S/H circuit 14.例文帳に追加

ＰＬＬ回路１３は、入力信号と同じ周期で位相関係が一定の２つのサンプリングクロックを生成し、Ｓ／Ｈ回路１１およびＳ／Ｈ回路１４に出力する。 - 特許庁

To provide a phase-locked loop (PLL) circuit capable of reducing a phase error amount, without being restricted in a value of a period of a sampling clock, for a horizontal synchronizing signal to be input.例文帳に追加

入力される水平同期信号に対して、サンプリングクロックの周期の値に制約されることなく、位相誤差量を低減することができるフェーズロックドループ回路を提供する。 - 特許庁

A detection circuit 302 generates error information nvco of a ratio T/t of a period T of an analog input signal and a period t of a sampling clock, a timing generation unit 304 generates the plurality of re-sampling timings by the plurality of delay times, and the data correction unit 303 generates the plurality of correction digital signals with the plurality of correction factors.例文帳に追加

検出回路３０２はアナログ入力信号の周期Ｔとサンプリングクロックの周期ｔの比Ｔ／ｔの誤差情報ｎｖｃｏを生成して、タイミング生成部３０４は複数の遅延時間で複数の再サンプリングタイミングを生成して、データ補正部３０３は複数の補正率で複数の補正デジタル信号を生成する。 - 特許庁

With regard to the synchronous operation of the digital signal, the ratio of the analog input signal frequency and the sampling frequency, i.e. the synchronous period, is divided into an integer part and a fraction, and the numeric values of the integer part and fraction are used directly as weights in synchronous operation for sample values separated by the sampling period.例文帳に追加

ディジタル信号の同期演算処理に関して、アナログ入力信号周波数とサンプリング周波数との比、すなわち、同期周期を整数部と小数部に分け、前記整数部と小数部の数値を直接重みとしてサンプリング周期だけ離れたサンプル値に対する同期演算処理に用いる。 - 特許庁

A discriminant circuit 10 makes a comparison between undelayed sampling data obtained by sequentially latching the input digital display signal at the 1st edge of a PLL clock asynchronizing therewith and delayed sampling data obtained by sequentially latching at the 1st edge of an asynchronous clock by delaying the input digital display signal by a short period, and thereby discriminates whether both data coincide with each other.例文帳に追加

判別回路１０が、入力デジタル表示信号をこれと非同期のＰＬＬクロックの第１エッジで順次ラッチして非遅延サンプリングデータと、入力デジタル表示信号を微小期間遅延させ非同期クロックの第１エッジで順次ラッチして得た遅延サンプリングデータと、を比較して、両データが一致するかどうか判別する。 - 特許庁

In this switched capacitor circuit which has a first period when the sampling operation of input voltage is performed and a second period when the hold operation of output voltage is performed and alternately switches the two periods by a switching means, a reset operation is performed during a transitional period between the first and second periods.例文帳に追加

入力電圧のサンプリング動作を行う第１の期間と出力電圧のホールド動作を行う第２の期間を有し２つの期間をスイッチ手段により交互に切り換えるスイッチトキャパシタ回路において、第１及び第２の期間の間の遷移期間にリセット動作を行う。 - 特許庁

Each A/D converter 25 is supplied with a sampling clock which is generated by a clock generator 26 and has a period Ts as an N multiple of the predetermined time ΔT in an in-phase state and samples the input signal x(t) equivalently at a period Ts/N.例文帳に追加

各Ａ／Ｄ変換器２５には、クロック生成部２６によって生成された所定時間ΔＴのＮ倍の周期Ｔｓのサンプリングクロックが同相で与えられ、アナログ信号ｘ（ｔ）に対して等価的に周期Ｔｓ／Ｎのサンプリングが行なわれる。 - 特許庁

A sampling circuit 200 constituting an A/D converter 10 samples an analog signal 2 inputted to an input terminal 100 at a plurality of timing which are different from each other within a predetermined period.例文帳に追加

Ａ／Ｄ変換器１０を構成するサンプリング回路２００は、入力端子１００に入力されたアナログ信号２を、予め定めた時間内の互いに異なる複数のタイミングでそれぞれサンプリングする。 - 特許庁

When Nsamp is a total number during the determination period of a sampling clock measuring the run length, the effectiveness determination part 103 determines whether the input signal is effective or not by a ratio of a total frequency during the determination period to Nsamp/2 or by a ratio of a class value 1 frequency during the determination period to Nsamp/4.例文帳に追加

有効性判定部１０３は、ランレングスを測定するサンプリングクロックの判定期間中の総数をＮｓａｍｐとしたとき、判定期間中の総度数とＮｓａｍｐ／２との比、あるいは判定期間中の階級値１の度数とＮｓａｍｐ／４との比により、入力信号が有効か否かを判定する。 - 特許庁

The output signal of an output terminal 106 containing the rounding noise generated by the bit cutback is subtracted from the digital signal of an input terminal 101, by means of a subtractor 102 after the output signal is delayed by one sampling period with a delaying device 105.例文帳に追加

ビット削減によって発生した丸め雑音を含む出力端子106の出力信号は、遅延器105で１標本化周期だけ遅延したあと、減算器102で入力端子101のディジタル信号から減算する。 - 特許庁

A signal correlation detector 2 correlates with a transmitting input signal at each period of M sequence and an M sequence signal delayed at each one sampling time and takes out only the synchronized M sequence signal component.例文帳に追加

信号相関検出器２ではＭ系列の周期毎に送信入力信号と１サンプル時間づつ遅れたＭ系列信号とで相関をとることによって、同期したＭ系列信号成分だけが取り出される。 - 特許庁

To provide a method for identifying a rotary direction without increasing the load of a CPU even if a sampling period is longer than an input pulse width when a jog dial rotates speedily.例文帳に追加

ジョグダイヤルの高速回転時において、サンプリング周期が入力パルス幅に比べて長い場合でも、ＣＰＵの負荷を大きくすることなく回転方向を識別できる、回転方向識別方法を提供するものである。 - 特許庁

To provide a data input processing circuit which delivers: a low speed processing signal with a long sampling period outputted from a key scanning circuit or a rotary encoder and a high speed processing signal with a short sampling period outputted from a remote controller to a controller through a small number of signal lines in a data processing system applicable to a car audio system having a display side device.例文帳に追加

表示側装置を有するカーオーディオシステムなどに適用されるデータ入力処理システムにおいて、キースキャン回路やロータリエンコーダから出力されるサンプリング周期の長い低速処理信号と、リモコン装置などから出力されるサンプリング周期の短い高速処理信号を、少数の信号線を介してコントローラに出力できるデータ入力処理回路を提供する。 - 特許庁

A logical comb-line filter separates a chrominance carrier signal from a composite video signal sampled with a frequency not being an integer multiple of a chrominance subcarrier frequency fsc and the resulting signal is given to an input terminal 20, and delay circuits 21-30 delay the input respectively by a time T (T is a sampling period).例文帳に追加

色副搬送波周波数ｆｓｃの整数倍でない周波数でサンプリングされたコンポジット映像信号からロジカルコムフィルタにより搬送色信号が分離されて入力端子２０に入力され、遅延回路２１〜３０によりそれぞれ時間Ｔ（Ｔはサンプリング周期）遅延される。 - 特許庁

In a control unit for a photoelectric sensor, received light amount data input from a light receiver or measurement data acquired by measurement processing is stored on a memory, and sampling processing for reading at predetermined intervals data stored on the memory as sampling data is performed, while restricting a period which is to be an object for the reading.例文帳に追加

光電センサの制御部において、受光部より入力された受光量データまたは計測処理により得た計測データをメモリに蓄積すると共に、メモリに格納されたデータをサンプリングデータとして一定の間隔で読み出すサンプリング処理を、読み出しの対象となる期間を限定して実行する。 - 特許庁

In latter n-bit edge trigger flip-flop circuit, it synchronizes with a single phase sampling clock signal E with different phase in the period T of DI from the sampling clock signal A, and is input in a measurement terminal 30 of the general-purpose tester by same timing as the output signal of 4n-bit width.例文帳に追加

出力信号ＤＯ０’〜ＤＯ３’は、さらに、後段のｎビットエッジトリガフリップフロップ回路において、サンプリングクロック信号ＡとはＤＩの周期Ｔ内で位相の異なる単相のサンプリングクロック信号Ｅに同期し、ビット幅４ｎビットの出力信号として、同一タイミングで汎用テスタ３の測定用端子３０に入力される。 - 特許庁

Since a port sampling circuit 9 provided inside the microcomputer 2 controls the A/D converter 3 and inputs conversion data Dc instead of a CPU 5, in a period in which the CPU 5 is in a sleep mode, the CPU 5 is not required to cyclically wake up for a signal output processing to the A/D converter 3 and an input sampling processing.例文帳に追加

マイコン２内に設けられたポートサンプリング回路９は、ＣＰＵ５に代わってＡ／Ｄ変換器３を制御して変換データＤｃを入力するので、ＣＰＵ５がスリープモードにある期間、ＣＰＵ５はＡ／Ｄ変換器３への信号出力処理や入力サンプリング処理のために周期的にウェイクアップする必要がない。 - 特許庁