「input- output terminal」に関連した英語例文の一覧と使い方(77ページ目) - Weblio英語例文検索

The terminals 16 and 2a to 2d comprise the terminal 16 for inputting/ outputting data from/to the registers 13a to 13d, and input/output terminals 2a to 2d for outputting enable signals Za to Zd in order to control the inputting/ outputting of data.例文帳に追加

入出力端子１６・２ａ〜２ｄは、Ｉ／Ｏレジスタ１３ａ〜１３ｄにデータの入出力を行うための入出力端子１６とデータの入出力を制御するためのイネーブル信号Ｚａ〜Ｚｄを出力する入出力端子２ａ〜２ｄとからなる。 - 特許庁

To provide a communication terminal apparatus according to an HSDPA system capable of easily managing the input/output of an ACK/NACK signal, and preventing the ACK/NACK signal from being overwritten and deleted without being transmitted to a base station in an interface register.例文帳に追加

インターフェースレジスタにおいて、ＡＣＫ／ＮＡＣＫ信号の入出力を容易に管理でき、かつ、ＡＣＫ／ＮＡＣＫ信号が基地局に送信されることなく上書き消去されることを防止できるＨＳＤＰＡ方式による通信端末装置を提供すること。 - 特許庁

An antenna coil 24 of the RFID input/output section is disposed within the card presentation section 22, and a camera 11 is housed inside an entrance terminal case 1a within the card presentation section 22, such that a face image printed on the IC card can be picked up in addition to the visitor's image.例文帳に追加

ＲＦＩＤ入出力部のアンテナコイル２４をカード提示部２２内に配置し、カメラ１１をカード提示部２２内の玄関端末ケース１ａの内部に収容し、来訪者に加えてＩＣカードに印刷されている顔画像を撮像可能とした。 - 特許庁

To provide a bus bar and a power supply using it, excellent in workability and which need not take undue space in an installation area, in mounting an outside terminal to input/output terminals set in a case.例文帳に追加

本発明は、筐体に設けられた入出力端子に外部端子を取り付ける際に用いられるブスバー及びそれを用いた電源装置に関し、作業性に優れ、設置領域内に無駄なスペースを作らずに済む電源装置を提供することを目的とする。 - 特許庁

Outputs s2 and s3 from a photocoupler 11 receiving transmission data and a photocoupler 12 receiving an inverted signal of the transmission data are delivered to an AND circuit 21 and the output s4 therefrom is delivered to the clock input terminal CLK of a D flip-flop 22.例文帳に追加

送信データが入力されるホトカプラ１１及び送信データの反転信号が入力されるホトカプラ１２の出力ｓ２、ｓ３をＡＮＤ回路２１に入力し、その出力ｓ４を、Ｄ型フリップフロップ２２のクロック入力端子ＣＬＫに入力する。 - 特許庁

To provide a method for mounting external circuit, by which the peeling of an amorphous semiconductor layer or the characteristic deterioration of the semiconductor layer can be prevented, when an external circuit is mounted on the input-output terminal of a substrate provided with the amorphous semiconductor layer through thermocompression bonding.例文帳に追加

非晶質半導体層を備えた基板の入出力端子に外部回路を熱圧着により実装する際の非晶質半導体層の膜剥がれや非晶質半導体層の特性の劣化を招来しない外部回路実装方法を提供する。 - 特許庁

To provide a mobile wireless terminal in a plurality of concurrently operating communication links set up to properly control aggregate input and/or output power of a transmission signal amplifier to avoid distortion and maximize an overall communication bandwidth.例文帳に追加

複数の同時並行して動作する通信リンクにおいて、送信信号増幅器への総入力電力及び／又は出力電力を適切に制御して歪みを回避するとともに全体的な通信帯域幅を最大化する移動通信端末を提供する。 - 特許庁

The sound mute circuit 5 includes: a detection circuit 51 which detects the stop of the power supply to a sound IC which is the sound output circuit; and an input circuit 52 which inputs a mute signal to a mute terminal 31 of the sound IC based on its detection results.例文帳に追加

音声ミュート回路５は、音声出力回路である音声ＩＣへの電源供給の停止を検出する検出回路５１と、その検出結果に基づき、音声ＩＣのミュート端子３１にミュート信号を入力する入力回路５２とを備える。 - 特許庁

This method includes an accumulation step of accumulating the input and output information between an information terminal (1) and the user (3) in a memory means (5) and an adjusting step of adjusting the provision contents which are the knowledge and information to be provided or their combinations.例文帳に追加

情報端末（１）とユーザ（３）との間の入出力情報を記憶手段（５）に蓄積する蓄積ステップと、入出力情報をもとに、提供する知識、情報、あるいはその組み合わせである提供内容を調節する調節ステップとを含む。 - 特許庁

To enable a semiconductor integrated circuit itself to recognize the generation of an internal signal from the internally generated signal even while a signal input/output terminal is connected with the potential of a polarity not to generate any signal in low impedance.例文帳に追加

信号入出力端子が信号を発生しない極性の電位と低いインピーダンスで接続されるような状態になった場合にも、内部で発生された内部信号により半導体集積回路自身がその信号の発生を認識することを可能とする。 - 特許庁

Thus, counting from a point of time (T2) when a logical value of a signal input into the clock control terminal 13 is switched to 1, just after a second fall of a pulse output from the PLL 204, a clock control part 5 outputs a clock signal of the PLL 204.例文帳に追加

このことによって、クロック制御部５は、クロック制御端子１３に入力される信号の論理値が１に切替わった時点（Ｔ２）から数えて、ＰＬＬ２０４から出力されたパルスの２番目の立下りの直後に、ＰＬＬ２０４のクロック信号を出力する。 - 特許庁

An attenuation adjustment circuit 26 adjusts the output voltage so as to make the attenuation amount of the variable attenuator 6 larger than the attenuation amount of the variable attenuator 6 when a high frequency signal of a predetermined wave number is inputted to the input terminal 2.例文帳に追加

入力端子２に予め定めた波数の高周波信号が入力されたときの可変減衰器６の減衰量以上に可変減衰器６の減衰量がなるように、減衰調整回路２６が出力電圧を調整して、可変減衰器６供給する。 - 特許庁

A mode decoder 8 sets an operation mode of the microcomputer 1 according to the number of times of change of a signal level by decoding output data of a mode counter 7 counting the number of times of change of the mode setting signal level input into an MD terminal and outputting a mode signal.例文帳に追加

モードデコーダ８は、ＭＤ端子に入力されるモード設定信号レベルの変化回数をカウントするモードカウンタ７の出力データをデコードしてモード信号を出力することで、上記信号レベルの変化回数に応じてマイコン１の動作モードを設定する。 - 特許庁

An input differential circuit is constituted of N-channel MOS transistors T8, T9, a transistor T18 for generating a hysteresis is turned on in response to the output of the circuit to supply a current to the emitter terminal of the transistor T5, and the hysteresis is generated.例文帳に追加

ＮチャネルＭＯＳトランジスタＴ８，Ｔ９により入力差動回路が構成され、入力差動回路の出力に応じてヒステリシス生成用トランジスタＴ１８がオンしてレベルシフト用バイポーラトランジスタＴ５のエミッタ端子に電流を供給してヒステリシスがかかる。 - 特許庁

First and second input/output terminal conductors 8a and 8b, first and second resonator capacity connecting conductors 9a' and 9b' and an intermediate resonator capacity connecting conductor 10' are arranged on the lower surface sides of first, second and third dielectric blocks 4a, 4b and 4c.例文帳に追加

第１、第２、第３の誘電体ブロック４ａ、４ｂ、４ｃの下面側に第１及び第２の入出力端子導体８ａ、８ｂ、第１及び第２の共振器容量結合導体９ａ′、９ｂ′、中間共振器容量結合導体１０′を配置する。 - 特許庁

An external power source 101, the electric loads 105a-105e and the respective opening/closing elements 130 are mutually and sequentially connected and an output terminal voltage of the opening/closing elements 130 is binarized into high and low levels by a state detection circuit 170 and input to the microprocessor 110A.例文帳に追加

外部電源１０１と電気負荷１０５ａ〜１０５ｅと各開閉素子１３０は互いに直列接続され、開閉素子１３０の出力端子電圧は状態検出回路１７０によって「Ｈ」「Ｌ」レベルに二値化してマイクロプロセッサ１１０Ａに入力される。 - 特許庁

The voltage controlled oscillator includes a vibrator 1, an oscillation circuit 3 oscillating at a prescribed frequency with a vibration output of the vibrator as the input, and a frequency control circuit 2 having a voltage control terminal 6 at one end and having the other end connected in series to the vibrator 1.例文帳に追加

圧制御型発振器は、振動子１と、該振動子の振動出力を入力として所定周波数で発振する発振回路３と、一端に電圧制御端子６を有し、他端を振動子１に直列接続した周波数制御回路２を備える。 - 特許庁

A first state signal is outputted to the input/output terminal during a term in which erasing voltage is supplied to the nonvolatile memory cell existing in the selected block of 1 and erasing of data stored in the nonvolatile memory cell existing in the selected block of 1 is completed.例文帳に追加

選択された１のブロックにある不揮発性メモリセルに消去電圧を供給し、選択された１のブロックにある不揮発性メモリセルに格納されたデータの消去が完了するまでの期間、入出力端子に第１状態信号が出力される。 - 特許庁

A conductor which is connected to an antenna input/output terminal is led out as a stub up to the surface where an external conductor is formed, and then surrounded with the external conductor while insulated from the external conductor, and spurious signals are attenuated by adjusting the shape and size of the stub.例文帳に追加

アンテナ入出力端子に接続した導体をスタブとして外導体の形成された表面まで引き出し、外導体と絶縁されて外導体に囲まれるように形成し、このスタブの形状、寸法を調整してスプリアス信号を減衰させる。 - 特許庁

The interface circuits 2a-2d are provided, corresponding to each of a plurality of function blocks 1a-1d, and a test pattern for measuring a power supply current can be set in all the function blocks 1a-1d from an LSI tester through a single input/output terminal.例文帳に追加

複数の機能ブロック１ａ〜１ｄのそれぞれに対応してインターフェース回路２ａ〜２ｄを設け、ＬＳＩテスタから１つの入出力端子を介して全ての機能ブロック１ａ〜１ｄに電源電流を測定するためのテストパターンを設定できるようにした。 - 特許庁

To provide an external circuit mounting method which does not bring about film peeling of an amorphous semiconductor layer and about deterioration in the property of the amorphous semiconductor layer when making an external circuit mounted on an input/output terminal of a substrate comprising the amorphous semiconductor layer by thermocompression.例文帳に追加

非晶質半導体層を備えた基板の入出力端子に外部回路を熱圧着により実装する際の非晶質半導体層の膜剥がれや非晶質半導体層の特性の劣化を招来しない外部回路実装方法を提供する。 - 特許庁

The emitted parallel light after passing through an optical cell 16 is reflected by a plane mirror 18 to pass through the optical cell 16 again, then converged by the fiber collimator 14, and made incident on an input/output terminal 12D of the optical coupler 12.例文帳に追加

この出射された平行光は、光学セル１６を通った後に平面鏡１８で反射され、再び光学セル１６を通った後にファイバコリメータ１４で集光され、光ファイバ２４を介して光カプラ１２の入出力端子１２Ｄに入射される。 - 特許庁

To easily realize electrical connection between pads for connection to which an input-output terminal of a COG type IC is connected and wires extending from a circuit element, etc., built-in on a substrate in an electrooptical device such as a liquid crystal device provided with the COG type IC.例文帳に追加

ＣＯＧ型ＩＣを備えた液晶装置等の電気光学装置において、ＣＯＧ型ＩＣの入出力端子が接続される接続用パッドと基板上に作り込まれた回路素子等から延びる配線との電気的な接続を簡便に実現する。 - 特許庁

In case that the inclination of the current is small (in case that input voltage VDD is small), the output of a CMP2 is on H level at completion of the clocking of the timer TIM, and this H level is latched by FF1, and an L level is outputted from the Q bar terminal of FF1.例文帳に追加

電流の傾きが小さい場合（入力電圧ＶＤＤが小さい場合）は、タイマＴＩＭの計時完了の時点で、ＣＭＰ２の出力がＨレベルとなっており、このＨレベルはＦＦ１にラッチされ、ＦＦ１のＱバー端子からＬレベルが出力される。 - 特許庁

Reference numeral 1 represents an input terminal, 2 and 3 represent output terminals, 4 represents a first inverting operational amplifier, 5 represents a second inverting operational amplifier, 6 represents a non-inverting operational amplifier, 7 represents a transformer, 8 represents a positive supply voltage VCC, 9 represents an analog ground AGND (VCC/2), and 10 represents a ground GND (0 V).例文帳に追加

１は入力端子、２、３は出力端子、４は第１の反転型オペアンプ、５は第２の反転型オペアンプ、６は非反転型オペアンプ、７はトランス、８は正電源電圧ＶＣＣ、９はアナロググランドＡＧＮＤ（ＶＣＣ／２）、１０はグランドＧＮＤ（０Ｖ）を示す。 - 特許庁

The ONU100 is provided with: an electro-optical conversion part 110 having an optical input/output terminal to be connected with a center side optical fiber 40; an ONU function part 120; a serial/parallel conversion part 130; and an interface module 140 for connecting an external node.例文帳に追加

ＯＮＵ１００は、センタ側の光ファイバ４０と接続するための光入出力端を有する電気／光変換部１１０と、ＯＮＵ機能部１２０と、シリアル／パラレル変換部１３０と、外部ノードを接続するためのインタフェースモジュール１４０とを備えている。 - 特許庁

Having the terminal number p of the current source unit 161 as one block, a switching unit 163 connects the input/output terminals D((b-1)×p+k) of the TFT panel 11 to the connection terminals P161(k) of a current source unit 161 if the block number b is odd.例文帳に追加

電流源部１６１の端子数ｐを１ブロックとして、切換部１６３は、ブロック番号数ｂが奇数の場合は、それぞれ、ＴＦＴパネル１１の入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と、電流源部１６１の接続端子Ｐ１６１（ｋ）とを接続する。 - 特許庁

When the interpreter 42B is started after the initialization of a hardware 32, an operator inputs, for example, a test program for inspecting the peripheral devices 44 from the input/output terminal 34, stores in a test program storage area 43A, instructs the execution thereof, and outputs the results.例文帳に追加

ハードウェア３２の初期化後にインタプリタ４２Ｂが起動されると、オペレータは入出力端末３４からたとえば周辺デバイス４４の検査のためのテストプログラムを入力してテストプログラム格納領域４３Ａに格納してその実行を指示し、結果を出力させる。 - 特許庁

A reference voltage obtained from a constant- voltage power supply is input to a second D/A converter 311, and at the converter 311, a voltage according to the digital setting data is output to the other terminal 312 of the circuit 303 as a zero adjusting signal.例文帳に追加

定電圧電源から得られた基準電圧を第２Ｄ／Ａ変換器３１１に入力し、第２Ｄ／Ａ変換器３１１にて、デジタルの設定データに応じた電圧をゼロ調整信号として和演算回路３０３の他方の端子３１２へ出力する。 - 特許庁

To provide a plate antenna IMT-2000 for a communication terminal, which has a sufficient band width for application to Bluetooth and wireless LANs with the band widths of 2.4GHz and 5.2GHz, high gain, and stable input and output characteristics.例文帳に追加

ＩＭＴ−２０００、Ｂｌｕｅｔｏｏｔｈ及び２．４ＧＨｚ無線ＬＡＮシステム並びに５．２ＧＨｚ帯無線ＬＡＮシステムに適用できる十分な帯域幅を有し、また利得も高く、入出力特性が安定している携帯通信端末用アンテナを提供する。 - 特許庁

That is, without designing again from its initial process all the layouts of the terminal disposals of the chip to be an object, the respective pad portions 31 can be so provided arbitrarily that their positions become the shortest ones to respective input/output terminals 21 of a flash memory chip 2.例文帳に追加

つまり、対象となるチップの端子配置に対して最初の工程からの全レイアウトの設計をやり直すことなく、フラッシュメモリチップ２の各入出力端子２１に対して最短位置となるように、各パッド部３１を任意に配置することが可能となる。 - 特許庁

The present invention relates to a terminal system wherein slave station cascade input/output units cascaded from a slave station address part are defined as operational origins of slave stations by a cascade signal, wiring is easily branched and wiring can be easily bundled and fixed.例文帳に追加

本発明は、子局アドレス部からカスケード接続された子局カスケード入出力部をそれぞれ、カスケード信号により、各子局の動作起点とするターミナルシステムであり、配線の分岐を容易に行い、また、配線の結束固定を容易に行えるターミナルシステムに関する。 - 特許庁

In a current restriction mode when large currents are poured from an input terminal IN according to a transient reply, a transistor P4 is controlled by a transistor P3 and an operating amplifier A3, and the maximum currents flowing to the output transistor P5 are controlled so as to be constantly held.例文帳に追加

過渡応答により入力端子ＩＮから大きな電流が注入された場合の電流制限モードにおいては、トランジスタＰ３、オペアンプＡ３によりトランジスタＰ４を制御し、出力トランジスタＰ５に流れる最大電流を一定に保つように制御する。 - 特許庁

This compound semiconductor device consists of a core module 20 that is formed in a first insulating case 26, and an outer second insulating case 33 that is provided with input/output connector parts 39 and 40 that are arranged so that the core module 20 is surrounded and a signal terminal part 41.例文帳に追加

第１の絶縁ケース２６内に形成したコアモジュール２０と、このコアモジュール２０を取り囲むように配置される入、出力コネクタ部３９，４０と信号端子部４１を備えた外側の第２の絶縁ケース３３との２つの部分から構成する。 - 特許庁

The contact point block mechanism 1 shortens a wiring distance from the contact type input/output terminal 3 of the IC card 2 to an IC on the control circuit board 7 and eliminates the noise generated in the connection cable for connecting the IC card 2 and the control circuit board 7.例文帳に追加

この接点ブロック機構１は、ＩＣカード２の接触式入出力端子３から制御回路基板７上のＩＣまでの配線距離を短くし、ＩＣカード２と制御回路基板７とを接続する接続ケーブルに生じるノイズを除去することができる。 - 特許庁

A shift register constituting a digital filter 14 executes sampling processing for an input signal inputted from an external terminal 13 and inputs its processed result, an output signal from the shift register, to a gate circuit constituting the digital filter 14.例文帳に追加

外部端子１３から入力される入力信号に対して、クロック信号ＣＬＫに基づいて、デジタルフィルタ１４を構成するシフトレジスタにてサンプリング処理を行い、その結果であるシフトレジスタの出力信号を、デジタルフィルタ１４を構成するゲート回路に入力する。 - 特許庁

The booster circuit 27 is composed of a coil 28, an IGBT 29 and a diode 30, to set the switching frequency of IGBT 29 more than a prescribed value, and connect an output terminal of the booster circuit 27 to an input side of the inverter circuit 5.例文帳に追加

この昇圧回路２７はコイル２８とＩＧＢＴ２９とダイオード３０とから構成され、ＩＧＢＴ２９のスイッチング周波数を所定値以上に設定し、この昇圧回路２７の出力端子をインバータ回路５の入力側に接続するようにしている。 - 特許庁

A transistor rectifier element Q2, a choke coil L1, a diode D2, and a capacitor C3 are connected between a center a CT of a secondary winding N2 of a transformer T1 and a second output terminal 3 to form a choke input rectifying and filter circuit.例文帳に追加

トランジスタ整流素子Ｑ２、チョークコイルＬ１、転流ダイオードＤ２およびコンデンサＣ３を、チョークインプット型の整流、平滑回路の接続構成とした上で、トランスＴ１の２次巻線Ｎ２のセンタータップＣＴと第２の出力端子３との間に接続する。 - 特許庁

To simplify configuration and to realize a desired radiation pattern in an antenna device that branches a signal connected to an input-output terminal into a plurality of branch paths and supplies the signal to a plurality of radiating elements and to provide a designing method therefor.例文帳に追加

入出力端子に接続された信号を複数の分岐路に分岐し複数の放射素子に供給するアンテナ装置について、その構成を単純化して所望の放射パターンを実現することができる装置およびその設計方法を提供する。 - 特許庁

When adjusting the detection voltage Vdet of the voltage detection circuit 1, the digital data in the memory part 11 are rewritten so that the output of the comparator 5 is inverted from L to H by a desired detection voltage Vdet applied to the input terminal 3, to thereby adjust the reference voltage Vref.例文帳に追加

電圧検出回路１の検出電圧Ｖdetを調整する際、入力端子３に印加された所望の検出電圧Ｖdetで比較器５の出力がＬからＨへ反転するように、メモリ部１１のデジタルデータを書き換えて基準電圧Ｖrefを調整する。 - 特許庁

The portable input/output terminal for septic tank management is used for management works such as the checking, maintenance, inspection and cleaning of a septic tank, further displays the first work items among septic tank management check sheets, and displays work items as sequence on and after the second time.例文帳に追加

浄化槽の点検、保守、検査、清掃等の管理作業に用いられる浄化槽管理用の携帯用入出力端末は、浄化槽チェックシートのうち、最初の作業項目を表示し、２回目以降は順番通りの作業項目を表示する。 - 特許庁

The apparatus further comprises a solution temperature detecting section 10a which detects the solution temperature of the electrolyte 4, based on the input terminal voltage of the light-emitting diode 5 and a correction section 10b which determines a differential voltage, corresponding to the solution temperature and calculates the correction voltage for the output voltage.例文帳に追加

また、発光ダイオード５の入力端子電圧をもとに電解液４の溶液温度を検出する溶液温度検出部１０ａと溶液温度に対応した差分電圧を求め出力電圧の補正電圧を演算する補正部１０ｂとを備える。 - 特許庁

A call register button and a door opening/closing button commonly provided in an elevator need not be looked for by using an exclusive individual terminal to input/output information when a user uses the elevator, and the audio guidance can also be easily performed.例文帳に追加

利用者がエレベータを利用する際の情報を入出力する専用の個人端末を使用することにより、エレベータに共用に設けられた呼び登録ボタン及び戸開閉ボタンを探す必要がなくなり、音によるガイダンスも容易に行うことができる。 - 特許庁

To provide a mobile electronics containing a case, an electronic unit housed in the case, and a conductive input/output terminal installed so as to move toward the case and accessible from exterior of the case, for achieving electrical protection of both the electronic unit and its external interface.例文帳に追加

ケースと、ケース内に収容された電子ユニットと、ケースに対して動くように取り付けられ、ケースの外部からアクセス可能である導電性の入出力端子を有する携帯電子機器において、電子ユニットと外部のインターフェースとの電気的保護を行う。 - 特許庁

The power supply pins required for an input-output circuit are only two pins 38 and 42 while a high voltage withstand property and extensibility are achieved by providing a buffer interface between a functional digital circuit and a common bus for another digital circuit by using two PMOS switching transistors T1A and T1B instead of one PMOS switching transistor between the output line 30 of the circuit and an output power terminal 42.例文帳に追加

入出力ドライバ回路は、回路の出力ライン（３０）と出力電源端子（４２）との間に、１つのみの代わりに、２つのＰＭＯＳスイッチング・トランジスタ（Ｔ１Ａ，Ｔ１Ｂ）を用いることによって、機能性デジタル回路（１４）と他のデジタル回路のための共通バス（１８）との間に、バッファ・インターフェースを備え、高いレベルの電圧耐性および伸展性を達成しつつ、必要な電源ピン（３８，４２）を２つのみに抑えた。 - 特許庁