「input-output buffer」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

To provide a VOQ(virtual output queue) controller capable of offering CBR service simultaneously as the lowest band assurance service in an input buffer type switch in a VOQ system.例文帳に追加

ＶＯＱ方式の入力バッファ型スイッチにおいて、最低帯域保証サービスと同時にＣＢＲサービスを提供することができるＶＯＱ制御装置を提供する。 - 特許庁

The grounding resistance 13 is connected between a connection point N4 of the grounding line 12 and of a grounding potential input end of the output buffer circuit 14 and the grounding terminal PVss.例文帳に追加

接地抵抗１３は、接地線１２と出力バッファ回路１４の接地電位入力端との接続点Ｎ４と接地端子ＰＶｓｓとの間に接続されている。 - 特許庁

The inverter circuit 302 is composed of an input inverter Tr1 using a high-resistance load R and an output buffer formed by connecting two transistors Tr2 and Tr3 in series.例文帳に追加

高抵抗負荷Ｒを用いた入力インバータＴｒ１と、２つのトランジスタＴｒ２，Ｔｒ３を直列接続した出力バッファとによりインバータ回路３０２を構成する。 - 特許庁

This switch 480 is turned on after completion of sufficient charging for the load capacity, thereby approximating an output voltage of the buffer amplifier 452 to an input voltage.例文帳に追加

負荷容量に対し十分な充電が終了した後にこのスイッチ４８０をオンすることで、バッファアンプ４５２の出力電圧をを入力電圧に近づける。 - 特許庁

The bus widths of internal buses 147 and 148, the data input/output width of the circuit 145 and the buffer widths of circuits 1441-1444 are all set at 64 bits.例文帳に追加

ここで、内部バス１４７，１４８のバス幅、メモリＩ／Ｆ回路１４５のデータ入出力のデータ幅、並びにＦＩＦＯ回路１４４_1 〜１４４_4 のバッファ幅は共に６４ビットである。 - 特許庁

The phase comparator circuit 1 compares the phase of the output of the buffer 6 with a phase of the input signal and controls the oscillated frequency of a VCO 4 depending on the result of phase comparison.例文帳に追加

位相比較回路１では、バッファ６の出力と入力信号との位相を比較し、この位相比較結果に応じてＶＣＯ４の発振周波数を制御する。 - 特許庁

A hold circuit 100 includes an input terminal 106, an output terminal 114, a MOS transistor 108 for switching, a hold capacitor 112, and a buffer amplifier 109.例文帳に追加

ホールド回路１００は、入力端子１０６と、出力端子１１４と、スイッチング用ＭＯＳトランジスタ１０８と、ホールドコンデンサ１１２とバッファアンプ１０９を備えている。 - 特許庁

The scan FF comprises an FF 101 with the addition of a selector 102 for selecting input data, a scan output fixing NAND circuit 106 for controlling a scan operation output according to an operation mode, and an inverter circuit 105 for an output buffer.例文帳に追加

ＦＦ１０１に、入力データを選択するセレクタ１０２と、動作モードに応じてスキャン動作用出力を制御するスキャン出力固定用のＮＡＮＤ回路１０６と、出力バッファ用のインバータ回路１０５とを付加してスキャンＦＦを構成する。 - 特許庁

A delay circuit 30 delays data or a secondary function signal, selected by a selector 16 by a preset time in an output mode and the delayed data or signal is outputted to an input/output terminal 18 via an output buffer 17a or 17b.例文帳に追加

出力モード時、セレクタ１６で選択されたデータまたは２次機能信号は、遅延回路３０で予め設定された時間だけ遅延させられ、出力バッファ１７ａまたは１７ｂを介して入出力端子１８に出力される。 - 特許庁

The power source input impedance of an LSI is calculated from the number of output buffers of an LSI, the output impedance of the output buffer, LSI terminal, package, the characteristic impedance of the power source/GND of a chip terminal section, the characteristic impedance of a signal, the characteristic impedance of wiring connected to the LSI output terminal, and the damping resistance of an output signal.例文帳に追加

ＬＳＩの出力バッファ数、出力バッファの出力インピーダンス、ＬＳＩ端子、パッケージ、チップ端子部分の電源／ＧＮＤの特性インピーダンス、信号の特性インピーダンス、ＬＳＩ出力端子に接続する配線の特性インピーダンス、出力信号のダンピング抵抗からＬＳＩの電源入力インピーダンスを計算する。 - 特許庁

The semiconductor integrated circuit comprises an external connection terminal 1, the electrostatic discharge protective circuit 2, an output circuit 3, an output pre-buffer circuit 4, an input buffer circuit 5, an internal circuit 41, an interpower supply electrostatic discharge protective circuit 6, and a gate voltage control circuit 7.例文帳に追加

本発明の半導体集積回路は、外部接続用端子１と、静電放電保護回路２と、出力回路３と、出力プリバッファ回路４と、入力バッファ回路５と、内部回路４１と、電源間静電放電保護回路６と、ゲート電圧制御回路７とを備えている。 - 特許庁

A computer 4 divides test data of (N+M) bits into A bit data for a step and B bit data for an offset and sends them to an input buffer 5, receives an output from an output buffer 6 to search all change points of digital outputs with respect to analog inputs, thereby measuring the nonlinearity.例文帳に追加

計算機４は、N＋Mビットのテストデータをステップ用のＡビットとオフセット用のＢビットに分割して入力バッファ５に送るとともに、出力バッファ６の出力を取り込んで、アナログ入力に対するデジタル出力の変化点を全点サーチすることで非直線性を測定する。 - 特許庁

The semiconductor integrated circuit has a terminal 1 for an external connection, the static-discharge protective circuit 2, an output circuit 3, an output pre-buffer circuit 4, an input buffer circuit 5, an internal circuit 51, the static-discharge protective circuit 6 between power supplies and a substrate-potential control circuit 7.例文帳に追加

本発明の半導体集積回路は、外部接続用端子１と、静電放電保護回路２と、出力回路３と、出力プリバッファ回路４と、入力バッファ回路５と、内部回路５１と、電源間静電放電保護回路６と、基板電位制御回路７とを備えている。 - 特許庁

Port control sections 20#1 to 20#n have an output buffer 201 shared by input ports #1 to #n, upon the receipt of a packet through port control, a packet transfer processing section 11 discriminates the destination of the packet and transfers the received packet to the output buffer of the port control section corresponding to the destination.例文帳に追加

ポート制御部２０＃１〜２０＃ｎは各入力ポート＃１〜＃ｎに共通の出力バッファ２０１を有し、ポート制御を介してパケットを受信した場合に、パケット転送処理部１１はその送信先を判断して受信パケットをその送信先に対応するポート制御部の出力バッファに転送する。 - 特許庁

Then, the amplitude of oscillation output appearing between a first buffer amplifier and the second buffer amplifier is detected by an amplitude control circuit and the signal level on the input side of the amplifying element of the oscillation circuit is controlled on the basis of the detected amplitude so that the amplitude of oscillation output reaches a set value.例文帳に追加

そして振幅制御回路により第１のバッファアンプと第２のバッファアンプとの間に現れる発振出力の振幅を検出し、検出した振幅に基づいて発振出力の振幅が設定値になるように当該発振回路の増幅素子の入力側の信号レベルを制御する。 - 特許庁

An output buffer 22 selects a mode to output data to be inputted from a LSI chip side to an input terminal 21 through a PAD node 25 to a bus side or the mode of high impedance according to a control input EN to a control terminal 23.例文帳に追加

出力バッファ２２は、入力端子２１にＬＳＩチップ側から入力されるデータをバス側にＰＡＤノード２５を介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子２３への制御入力ＥＮに応じて選択する。 - 特許庁

The output sides of the attenuation portions 1, 2 and 3 are connected to the input side of an output buffer 6 having a high input impedance, respectively via a switch S1, and via a switch S2, and attenuation portions 4, 5 and via a switch S3.例文帳に追加

減衰部１の出力側をスイッチＳ１を介して、減衰部２の出力側をスイッチＳ２を介して、減衰部３の出力側を減衰部４，５およびスイッチＳ３を介して、それぞれ高入力インピーダンスの出力バッファ６の入力側に接続する。 - 特許庁

A CPU 16 generates packet data of the same length as that of video and audio streams at a fixed bit rate from them temporarily stored in a video input buffer 12 and an audio input buffer 14, generates header data with a fixed length to each of the packet data and alternately stores them to an output buffer 15 to multiplex the packet data.例文帳に追加

ＣＰＵ１６は、ビデオ入力バッファ１２およびオーディオ入力バッファ１４に一時記憶された、固定ビットレートのビデオストリームおよびオーディオストリームから、同一長さのパケットデータを生成するとともに、各パケットデータに対して固定長のヘッダデータを生成して、これらを出力バッファ１５に交互に記憶させることにより多重化する。 - 特許庁

A current flowing a J-FET2 is increased/decreased as it is driven according to an input signal, and a parasitic capacitor 4 is charged/ discharged by an input/output signal of a buffer circuit 6 which responds it.例文帳に追加

Ｊ−ＦＥＴ２が入力信号に応じて駆動されると、Ｊ−ＦＥＴ２に流れる電流が増減され、それに応じたバッファ回路６の入出力信号によって寄生容量４が充放電される。 - 特許庁

In this buffer circuit, a signal is inputted from a positive-phase input terminal 1 and a negative-phase input terminal 2, passes through a differential amplifying part BUF and is outputted from output terminals 3 and 4 through an emitter follower EF.例文帳に追加

このバッファ回路において、信号は正相入力端子１及び逆相入力端子２より入力され、差動増幅部ＢＵＦを通り、エミッタフォロワＥＦを経て、出力端子３及び４より出力される。 - 特許庁

The input buffer circuits 11b, 11c input respectively a clock signal CLK and a chip select signal CSB to output respectively an internal clock signal ICLK and an internal chip select signal ICSB which are synchronized with each other.例文帳に追加

入力バッファ回路１１ｂ，１１ｃはそれぞれクロック信号ＣＬＫ、チップセレクト信号ＣＳＢを入力し、それぞれに同期した内部クロック信号ＩＣＬＫ、内部チップセレクト信号ＩＣＳＢを出力する。 - 特許庁

In a specific embodiment, the linearization circuit is implemented as a unity gain buffer with an input terminal connected to the common terminal of the transistor and an output terminal connected to the input terminal of the transistor.例文帳に追加

特定の実施形態では、線形化回路は、単位利得バッファであって、その入力端子がトランジスタの共通端子に接続され、その出力端子がトランジスタの入力端子に接続されたものとして構成される。 - 特許庁

Then, first data D1 that is inputted from a first data input terminal IN1 is always outputted to an output pad OP via the buffer circuit part 150a before second data D2 that is inputted from a second data input terminal IN2.例文帳に追加

そして、第１データ入力端子IN1から入力される第１データD1を常に第２データ入力端子IN2 から入力される第２データD2より先にバッファ回路部１５０ａを介して出力パッドOPに出力する。 - 特許庁

A second coupling path (FB2) has a filter device (4), a buffer circuit (5) and a second impedance element (R2) connected in series, and connects the feedback input (32) to the signal output (33) or to the signal input (31).例文帳に追加

第２の結合路（ＦＢ２）は、直列に接続したフィルタ装置（４）と、バッファ回路（５）と、第２のインピーダンス素子（Ｒ２）を有し、帰還入力（３２）を信号出力（３３）または信号入力（３１）に接続する。 - 特許庁

The device 10 is provided with two input buffers 12 and 14, three change-over switches 16, 18 and 20, a sequence buffer 22, a dummy picture generation part 24, a re-stamping processing part 26, an output buffer 28 and a control part 30.例文帳に追加

データストリーム切替装置１０は、２つの入力バッファ１２，１４、３つの切替スイッチ１６，１８，２０、シーケンスバッファ２２、ダミーピクチャ生成部２４、リスタンプ処理部２６、出力バッファ２８及び制御部３０を備えて構成される。 - 特許庁

The source-follower-type analogue buffer with an active load, the new compensating operation and the display with the source-follower-type analogue buffers are provided to reduce an error voltage which is a difference between an input voltage and an output voltage of the analogue buffer.例文帳に追加

能動負荷を備えるソースフォロワー型アナログバッファ、新しい補償動作、および該ソースフォロワー型アナログバッファを複数備えたディスプレイを、アナログバッファの入力電圧と出力電圧の差である誤差電圧を抑制するべく、提供する。 - 特許庁

The data throughput of the input side of the buffer memory 1 is measured, and then used memory capacity (threshold) at which a read of data output from the buffer memory 1 should be started is increased when the data throughput decreases, and decreased when increases.例文帳に追加

バッファメモリ１の入力側のデータスループットを測定して、そのデータスループットが低下したときに、バッファメモリ１からのデータ出力の読み出しを開始すべき使用メモリ容量（閾値）を増大させ、上昇したときに減少させる。 - 特許庁

A buffer memory controller 68 writes the sample data of one sampling time part inputted through an input/output path 69 in the buffer memories 64, 66 in the time of one sampling the microcomputer 14 occupies the bus 56 for performing the program.例文帳に追加

マイコン１４がプログラムを実行するためにバス５６を専有する１サンプル内の時間に、バッファメモリ制御装置６８は入出力経路６９を経て入力される１サンプル時間分のサンプルデータをバッファメモリ６４，６６に書き込む。 - 特許庁

The output level fixing circuit 113 is serially connected between the amplifier 111 and the buffer 112, receives the input signal amplified by the amplifier 111, converts it into a logical level signal and outputs it to the buffer 112.例文帳に追加

出力レベル固定回路１１３は、増幅器１１１とバッファー１１２との間に直列に接続されており、増幅器１１１で増幅された入力信号を受けて論理レベル信号に変換しバッファー１１２へ出力する。 - 特許庁

As source supply voltage of the buffer circuit IC0, a voltage is used which allows an intermediate value of high-potential voltage and low-potential voltage of the output from the comparator OP1 which is substantially equal to the threshold of the input voltage of the buffer circuit IC0.例文帳に追加

コンパレータＯＰ１から出力される出力の高電位レベルの電圧と低電位レベルの電圧との中間値がバッファ回路ＩＣ０の入力電圧のほぼ閾値となる電圧をバッファ回路ＩＣ０の電源電圧とする。 - 特許庁

To attain the high speed of a synchronous DRAM(dynamic type random access memory) or the like by suppressing the generation of hot carriers in a data input buffer and a data output buffer or the like without incurring an access delay especially at the munimum side of an external power source voltage VDD.例文帳に追加

特に外部電源電圧ＶＤＤのミニマム側でのアクセス遅延を招くことなく、データ入力バッファ及びデータ出力バッファ等におけるホットキャリアの発生を抑制し、シンクロナスＤＲＡＭ等の高速化を図る。 - 特許庁

The video distribution apparatus 10 allows a switching device 12 to sort video signals in an input buffer 11 which have been received from terminals 20 at each point, and transfers the sorted video signals to an output buffer 13 for transmission to the terminals 20 at each point.例文帳に追加

映像配信装置１０は，各地点の端末２０から受信した入力バッファ１１内の映像信号を，切替器１２により選別して，各地点の端末２０に送信するための出力バッファ１３に転送する。 - 特許庁

In layout structure of the semiconductor memory apparatus 100, a memory cell array 1 is held between the input buffer circuit 5 and the output buffer circuit 6 and the bypass line passes through the memory cell array 1, in a flat view.例文帳に追加

半導体記憶装置１００のレイアウト構造では、平面視上、メモリセルアレイ１は入力バッファ回路５と出力バッファ回路６とに挟まれて配置されており、バイパス線はメモリセルアレイ１間を通って配置されている。 - 特許庁

The data output buffer 41 is controlled by an output permission signal ZOE' generated from a discrimination signal JDO and the like, when the data of four bits are coincident mutually, the data DO from the selector 34 is given to a data input/output terminal T0, when they are not coincident, the data input/output terminal TO is made to be a high impedance state.例文帳に追加

データ出力バッファ４１は、判定信号ＪＤＯなどから生成される出力許可信号ＺＯＥ′によって制御され、上記４ビットのデータが互いに一致している場合はセレクタ３４からのデータＤＯをデータ入出力端子Ｔ０に与え、一致していない場合はデータ入出力端子Ｔ０をハイインピーダンス状態にする。 - 特許庁

An output buffer circuit includes an output section 1 with variable driving power, a filter section 2 identifies a frequency component contained in an input signal to be input to the output section 1, and a driving power control section 3 dynamically varies the driving power of the output section 1 in accordance with a band of the frequency component identified by the filter section 2.例文帳に追加

出力バッファ回路は、駆動力が可変である出力部１を備え、フィルタ部２が、出力部１へ入力される入力信号に含まれる周波数成分を識別し、駆動力制御部３が、フィルタ部２により識別された周波数成分の帯域に応じて、出力部１の駆動力を動的に変化させる。 - 特許庁

A driving circuit of MOSFETs of a MOS rectification device driven electric motor is constituted of a rectifier input/output voltage taking-in part, an on-off decision circuit part, an on-off determination logical circuit part, an output buffer part, a diagnostic part, and so on.例文帳に追加

ＭＯＳ整流型電動機のＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁

Comparative output of the voltage comparator circuit 16A is fed back to the signal source 15A so that the DC potential VRX of the output end of the signal source 15A is equal to the DC potential Vs of the input end of the buffer amplifier.例文帳に追加

この電圧比較回路１６Ａの比較出力を、信号源１５Ａの出力端の直流電位ＶRXと、バッファアンプの入力端の直流電位ＶSとが等しくなるように、信号源１５Ａにフィードバックする。 - 特許庁

The supply of an intermediate-potential signal outputted to an outside output terminal 101 via an output drive section 12 to the input section 21 is inhibited by setting the other buffer gate 24 in a non-conducted state.例文帳に追加

他方のバッファゲート２４を非導通状態にすることで、出力ドライブ部１２を介して外部出力端子１０１に出力された中間電位の信号が入力部２１へ供給されるのを阻止する。 - 特許庁

An output from the input buffer 18 is extracted and inputted to a pseudo noise signal generation circuit 17, and a signal output generated by the pseudo noise signal generation circuit is inputted to the main amplification part 13 in a negative phase.例文帳に追加

入力バッファ１８からの出力を取出して擬似ノイズ信号発生回路１７に入力し、この擬似ノイズ信号発生回路で生成された信号出力を主増幅部分１３に逆相で入力する。 - 特許庁

An output buffer is monitored by using the up link 2 or stack link and when the up link 2 or stack link is in the congestion, the transmission of the input/output port 11 as the transmission source of a frame is limited.例文帳に追加

アップリンク２またはスタックリンクを使用している出力バッファをモニタし、アップリンク２またはスタックリンクが輻輳状態にある時には当該フレームの送信元である入出力ポート１１に送信制限をかける。 - 特許庁

The preamplifier 110 has an input gain stage receiving a signal from an MR head 128, a thermal asperity transient correcting circuit 111, and an output buffer outputting a reader output to a read channel.例文帳に追加

本前置増幅器１１０は、ＭＲヘッド１２８からの信号を受取る入力利得段、サーマルアスペリティ過渡的状態補正回路１１１及び読取器出力を読取チャンネルへ出力する出力バッファを具備している。 - 特許庁

A MOSFET drive circuit of a MOS rectification type electric motor is constituted of a rectifier input/output voltage capturing part, an on/off decision circuit part, an on/off decision logic circuit part, an output buffer part, a diagnostic part and others.例文帳に追加

ＭＯＳ整流型電動機のＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁

The second drawing process section 22 receives the drawing command, transferred to an input process section 21 from an output section 14, and execute a simple ROP process at a high speed and processes drawing for an output buffer 23.例文帳に追加

第２の描画処理部２２は、出力部１４から入力処理部２１に転送されてきた描画命令を受け取り、簡単なＲＯＰ処理を高速に実行し、出力バッファ２３に対して描画処理を行う。 - 特許庁

An operating circuit for the MOSFETs of a MOS rectifier type alternator is comprised of a rectifier input/output voltage taking-in portion, an on/off determining circuit portion, an on/off decision logic circuit portion, an output buffer portion, a diagnosing portion, and others.例文帳に追加

ＭＯＳ整流型オルタネータのＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁

A MOSFET drive circuit of a MOS rectification type electric motor is constituted by a rectifier input/output voltage incorporation part, an on/off decision circuit part, an on/off determining logical circuit part, an output buffer part, a diagnostic part, and so on.例文帳に追加

ＭＯＳ整流型電動機のＭＯＳＦＥＴの駆動回路を整流器入出力電圧取り込み部，オンオフ判定回路部，オンオフ決定論理回路部，出力バッファ部，診断部、その他で構成する。 - 特許庁