「input-output buffer」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The input/output buffer is connected between all or some of the memory chips and each of the penetration electrodes, and selectively activated based on condition of the penetration electrodes.例文帳に追加

入出力バッファは、前記メモリチップの全部又は一部と前記貫通電極の各々との間に結合され、前記貫通電極の状態に基づいて選択的に活性化する。 - 特許庁

Second power-supply wiring LVL is connected to second circuits LC of the input/output buffer circuits BF and supplies a second power-supply voltage VCC2 to the second circuits LC.例文帳に追加

第２の電源配線ＬＶＬは、入出力バッファ回路ＢＦの第２の回路部分ＬＣと接続され、第２の回路部分ＬＣに第２の電源電圧ＶＣＣ２を供給する。 - 特許庁

To turn off a transistor on the pull-up side at high speed when a mode is switched from an output mode to an input mode in a semiconductor device equipped with a tolerant buffer circuit.例文帳に追加

トレラントバッファ回路を備えた半導体装置において、出力モードから入力モードに切り替わったとき、プルアップ側のトランジスタを高速にオフ状態とする装置の提供。 - 特許庁

To provide a buffer circuit that outputs an output signal at an intended duty ratio (target duty ratio) substantially independently of distortions of AC components of input signals.例文帳に追加

入力信号の交流成分の歪み等の影響をなるべく受けることなく、本来のデューティー比（目標デューティー比）で出力信号を出力することのできるバッファ回路を提供する。 - 特許庁

A data line shift circuit 17 performing data line shift control by which a defective data line is evaded by a fuse circuit 20 is provided between each data buffer and data input/output terminal IO.例文帳に追加

各データバッファとデータ入出力端子ＩＯの間には、フューズ回路２０により不良データ線を避けるデータ線シフト制御を行うデータ線シフト回路１７が設けられる。 - 特許庁

A second buffer controls the voltage level at the output terminal in response to an input signal if the voltage level of the reference voltage signal is lower than the voltage level of the first voltage.例文帳に追加

第２バッファは、前記基準電圧信号の電圧レベルが前記第１電圧の電圧レベルより低ければ、入力信号に応答して前記出力端の電圧レベルを制御する。 - 特許庁

The detection unit outputs a regulation signal, according to a comparison result between a specific reference signal, corresponding to an input digital signal and an output voltage outputted from the buffer unit.例文帳に追加

検出ユニットは、入力デジタル信号に対応する特定参照電圧とバッファユニットから出力された出力電圧との比較結果にしたがって、調整信号を出力する。 - 特許庁

First power-supply wiring HVL is connected to first circuits HC of the input/output buffer circuits BF and supplies a first power-supply voltage VCC1 to the first circuits HC.例文帳に追加

第１の電源配線ＨＶＬは、入出力バッファ回路ＢＦの第１の回路部分ＨＣと接続され、第１の回路部分ＨＣに第１の電源電圧ＶＣＣ１を供給する。 - 特許庁

To manufacture a semiconductor integrated circuit device in which three kinds of power supply voltages are used with optimized thickness of a gate oxide film of a transistor to be used for an input/output buffer.例文帳に追加

３種類の電源電圧が使用される半導体集積回路装置において、入出力バッファに用いられるトランジスタのゲート酸化膜厚を最適化して製造する。 - 特許庁

To guarantee initial state of a circuit until turned-on power source voltage becomes stable, and to dissolve a danger that an output circuit of an external input and output buffer circuit malfunctions when a prescribed resistor value etc. are made initial values.例文帳に追加

投入された電源電圧が安定化するまでの間に回路の初期状態を保障し、所定のレジスタ値等を初期値にするとき、外部入出力バッファ回路の出力回路が誤動作する虞を解消する。 - 特許庁

In the output buffer circuit for binary signal output provided with an output circuit for outputting the binary signals of a high voltage signal and a low voltage signal corresponding to an input signal, this circuit is provided with a control means 1 for drive ability for lowering the drive ability of the output circuit in comparison with the maintenance time of an output signal OUT in the case of inverting the output signal OUT.例文帳に追加

入力信号に応じて高電圧信号、低電圧信号の２値信号を出力する出力回路を備えた２値信号出力用の出力バッファ回路において、出力信号ＯＵＴの反転時に出力信号ＯＵＴの維持時に比べて、出力回路のドライブ能力を低能力状態とするドライブ能力の制御手段１を装備する。 - 特許庁

In the PLL circuit where the frequency of an oscillated output is controlled in response to the result of phase comparison between a fed-back oscillation output and an input signal, an LPF 3 integrates the oscillated output and an output in response to the result of comparison between the integrated output and two threshold values of a Schmitt trigger buffer 6 is applied to a phase comparator circuit 1.例文帳に追加

フィードバックされる発振出力と入力信号との位相比較結果に応じて発振出力の周波数を制御するＰＬＬ回路において、発振出力をＬＰＦ３で積分し、この積分出力についてシュミットトリガ型のバッファ６の２つの閾値との比較結果に応じた出力を位相比較回路１に印加する。 - 特許庁

Replica output buffers 120, 121 having the same input output characteristic as that of an output buffer 180 respond to a leading of a TEST signal generated by a test pulse generating circuit 110, raises an output signal at a slew rate in response to a voltage of an SL_SET signal and falls down the output signal at a slew rate in response to a voltage of a CNT signal.例文帳に追加

出力バッファ１８０と同一の入出力特性を有するレプリカ出力バッファ１２０、１２１は、テストパルス生成回路１１０が生成したＴＥＳＴ信号の立ち上がりに応答し、ＳＬ＿ＳＥＴ信号の電圧に応じたスルーレートで出力信号を立ち上げ、ＣＮＴ信号の電圧に応じたスルーレートで出力信号を立ち下げる。 - 特許庁

When a command for recording a still image is received at an operation input section 25, a control section 26 selects a buffer memory 21 for storing image data corresponding to the motion picture displayed at a display section 16 among three buffer memories 21, and supplies an output select signal indicative of that buffer memory 21 to a selector 22.例文帳に追加

制御部２６は、操作入力部２５により静止画像の記録の指令が受け付けられたときに、表示部１６に表示されている動画像に対応する画像データを記憶するバッファメモリ２１を、３つのバッファメモリ２１の中から選択し、そのバッファメモリ２１を表す出力選択信号をセレクタ２２に供給する。 - 特許庁

As a result, an output from the buffer circuit 6 is forcibly fixed at a voltage level corresponding to a logic value of zero which prevents the feedback of the residual voltage at the input terminal of the buffer circuit 6 to the power line of the TCXO 1 and minimizes the power consumption of the buffer circuit 6 in terms of series connection.例文帳に追加

こうすることにより、バッファ回路６の出力を論理“０”に相当する電圧レベルに強制的に固定し、バッファ回路６の入力端の残留電圧がＴＣＸＯ１の電源ラインに帰還されないようにすると共に、直流的にもバッファ回路６を電力消費最小の状態にする。 - 特許庁

The asynchronous packer includes a write buffer commonly used for an asynchronous bridge and for upsizing, to buffer a write channel data; and first and second asynchronous packing controllers which control channel compaction according to first and second clocks, respectively, regarding the write channel data input/output to/from the write buffer during burst write.例文帳に追加

非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。 - 特許庁

The asynchronous unpacker includes a read buffer commonly used for an asynchronous bridge and for upsizing to buffer a read channel data; and first and second asynchronous unpacking controllers which control channel compaction according to the first and second clocks, respectively, regarding the read channel data input/output to/from the read buffer during burst read.例文帳に追加

また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。 - 特許庁

The input image signal stored in a frame buffer 10 and the interpolated image signal stored in the frame buffer 11 are alternately read for a one-frame time of the input image signal and outputted to an image output terminal 13 via a switch 12 as a progressive scanning image signal having 60 frames per second.例文帳に追加

入力画像信号の１フレーム時間で、フレームバッファ１０に保持されている入力画像信号と、フレームバッファ１１に保持されている補間画像信号が交互に読み出され、スイッチ１２を介して画像出力端子１３に毎秒６０フレームの順次走査画像信号として出力される。 - 特許庁

In the speech recognition device, a speech buffer is emptied in order to store speech signals sequentially input from a microphone (S400), and the speech signal input from the microphone is stored in the speech buffer (S402), until a tempo signal for generating tempo sound from a speaker at fixed time intervals is output (S404:Yes).例文帳に追加

音声認識装置は、次にマイクから入力される音声信号を格納するために音声バッファを空にし（Ｓ４００）、一定時間間隔でスピーカからテンポ音を発生させるテンポ信号が出力されるまで（Ｓ４０４：Ｙｅｓ）、マイクから入力される音声信号を音声バッファに格納する（Ｓ４０２）。 - 特許庁

A switch input section is provided with a buffer 1 for each connection and a scheduler 2 that satisfies impartiality of packet transfer quality between buffers, and a switch output section is provided with a buffer 4 for each input port and a scheduler 5 that satisfies impartiality of packet transfer quality between the buffers.例文帳に追加

本発明は、スイッチ入力部にコネクション毎のバッファ１とバッファ間のパケット転送品質の公平性を満足するスケジューラ２を備え、スイッチ出力部に入力ポート別のバッファ４とバッファ間のパケット転送品質の公平性を満足するスケジューラ５を備えることを特徴とするものである。 - 特許庁

Further, this device has an output control means CNT, which detects that the composite synchronizing signal put out from the input buffer 1 has exceeded a reference pedestal level and outside supplying the composite synchronizing signal from the waveform shaping circuit WS instead of the input buffer 1.例文帳に追加

この装置はさらに入力バッファ１から出力された複合同期信号が基準ベデスタルレベルを越えたことを検出し、この検出時に入力バッファ１から出力された複合同期信号の代りに波形整形回路ＷＳから出力された複合同期信号を外部出力する出力制御部ＣＮＴを備える。 - 特許庁

A resistor is arranged in a path of current caused to flow to a differential input part of a differential output buffer, the value of current caused to flow to the resistor is changed on the basis of a difference input signal to change common mode voltage, a common mode detection buffer detects a change in the common mode voltage, and the difference signal is reconfigured and outputted.例文帳に追加

差動出力バッファの差動入力部に流れる電流の経路に抵抗を配置し、差動入力信号に基づいてこの抵抗に流れる電流値を変えてコモンモード電圧を変化させ、このコモンモード電圧の変化をコモンモード検出バッファで検出して、差動信号を再構成して出力するようにした。 - 特許庁

Moreover, when the detection output of the starting port switch 17 gives an abnormal potential, a third circuit part (an OR gate 110 or an inversion input buffer 109) receiving an output of the second circuit part performs a signal processing to input an interrupt signal indicating that the detection output of the starting port switch 17 corresponds to a criminal detection output.例文帳に追加

さらに、第２回路部の出力を受ける第３の回路部（ＯＲゲート１１０，反転入力バッファ１０９）が、始動口スイッチ１７の検出出力が異常電位になった場合に始動口スイッチ１７の検出出力が不正な検出出力に該当することを示す割込信号をＮＭＩ端子３１２に入力させるための信号処理を行なう。 - 特許庁

To solve the problem that a current clamp circuit constituted such that a diode is connected in parallel to the series circuit of a buffer and a resistance and the output of an amplifier to which an input signal is input is input to the circuit, can not hold a clamp potential at a constant value when the potential of a load varies.例文帳に追加

バッファと抵抗の直列回路に並列にダイオードを接続し、この回路に入力信号が入力される増幅器の出力を入力する構成の電流クランプ回路は、負荷の電位が変動するとクランプ電位を一定値に保つことができなくなるという課題を解決する。 - 特許庁

The test circuit TC includes a transmission buffer TXB for test to accumulate transmission data signals from a test input terminal TPI at a frequency CF2 lower than at the frequency CF1, and a reception buffer RXB for test to output the reception data signals to a test output terminal TPO at the frequency CF3 lower than at the frequency CF1.例文帳に追加

テスト回路ＴＣは、テスト入力端子ＴＰＩからの送信データ信号をＣＦ１よりも遅い周波数ＣＦ２で蓄積するテスト用送信バッファＴＸＢと、受信データ信号をＣＦ１よりも遅い周波数ＣＦ３でテスト出力端子ＴＰＯに出力するテスト用受信バッファＲＸＢを含む。 - 特許庁

This character string output system includes an input-output processor 13 performing the reading of picture data from a frame buffer 11 to a buffer memory 14 and performing the writing back of the data from the memory 14 to the memory 11 and a control processor 15 performing the overwriting of a character pattern and performs processings to one character in the order of a reading, an overwriting and a writing back.例文帳に追加

本文字列出力システムは、画像データの、フレームバッファ１１からバッファメモリ１４への読み込み、バッファメモリ１４からフレームバッファ１１への書き戻しを行なう入出力プロセッサ１３と、文字パターンの上書きを行なう制御プロセッサ１５とを含み、１つの文字に、読み込み、上書き、書き戻しの順に処理を施す。 - 特許庁

Each of input/output buffer cells 2 and 3 which are arranged around the chip of the semiconductor integrated circuit is provided with power supply pads 6 and 7 that receive at least either of first power supply voltage Vcc and second power supply voltage Vss to be supplied to an output buffer circuit 4, from the outside of the chip.例文帳に追加

半導体集積回路のチップ周辺部に複数配置する入出力バッファセル２，３の夫々が、出力バッファ回路４に供給すべき第１電源電圧Ｖｃｃと第２電源電圧Ｖｓｓの少なくとも何れか一方の電源電圧をチップ外部から受け取るための電源パッド６，７を備える。 - 特許庁

The output buffer 3 has a selector 20 on the front stage, and has the variable resistance part 12 in its on resistor, the inversion circuit 22 can select a signal to be input in an output buffer 6 by selector logic, inverts a data signal, and adjusts the pre-emphasis amount of a tap by a select signal of the selector logic.例文帳に追加

出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 - 特許庁

A buffer control circuit 31 has a logic circuit for stopping the operation of the differential input buffer 43 with an H-level signal SUSP, while the USB controller 16 sends L-level signals DPOEZ and DMOEZ enabling data output to the output buffers 41A and 41B, when receiving the signals.例文帳に追加

バッファ制御回路３１は、ＵＳＢコントローラ１６から出力バッファ４１Ａ，４１Ｂにデータの出力を有効にするＬレベルの信号ＤＰＯＥＺ，ＤＭＯＥＺが送られている間、当該信号を受けて、Ｈレベルの信号ＳＵＳＰにより差動入力バッファ４３の動作を停止させる論理回路を有する。 - 特許庁

In constitution in which an output from a three-state buffer is input to the secondary side of the pulse transformer through the filter with a capacitor and a transmission signal is extracted from the primary side of the pulse transformer, a diode is inserted between the filter and the pulse transformer, and the output from the three-state buffer is brought to high impedance in the case of non-transmission.例文帳に追加

スリーステートバッファの出力をコンデンサを有するフィルタを通してパルストランスの２次側に入力して、その１次側から送信信号を取り出す構成であって、フィルタとパルストランスの間にダイオードを挿入し、送信しないときにスリーステートバッファの出力をハイインピーダンスにするようにした。 - 特許庁

In each channel, the input signal is terminated in a terminating circuit 108 while it is simultaneously fed to a digital path (a comparator 104, a Schmitt trigger 110, a delay selection circuit 112, and a digital output driver 114) and to an analog path (an analog buffer 106, a switch 116, a bus 120, and an analog output buffer 130).例文帳に追加

各チャネルで、入力信号は、終端回路１０８で終端されると共に、デジタル経路（比較器１０４、シュミット・トリガ１１０、遅延選択回路１１２及びデジタル出力ドライバ１１４）及びアナログ経路（アナログ・バッファ１０６、スイッチ１１６、バス１２０、アナログ出力バッファ１３０）に同時に供給される。 - 特許庁

In this semiconductor memory, a clock input buffer which outputs an internal clock signal INCLK is provided, and a NOT circuit 15 into which a external signal/CS is input is provided; and the output of the NOT circuit 15 and a refresh demand signal RFR are input, and an OR circuit 16 which outputs their logical sum as an internal clock enable signal INCE to the clock input buffer 10 is provided.例文帳に追加

半導体記憶装置において、内部クロック信号ＩＮＣＬＫを出力するクロック入力バッファを設け、外部信号／ＣＳが入力されるＮＯＴ回路１５を設け、このＮＯＴ回路１５の出力及びリフレッシュ要求信号ＲＦＲが入力され、その論理和を内部クロックイネーブル信号ＩＮＣＥとして、クロック入力バッファ１０に対して出力するＯＲ回路１６を設ける。 - 特許庁

From a position information signal 407 of the packets, stored in the input buffer and an output information signal 403 of each packet, an output port determining part 404 determines each effective information signal 414, showing the position of a packet which each output port 6 should send out.例文帳に追加

これらに蓄積されたパケットの位置情報信号４０７とパケットごとの出力ポート情報信号４０３から出力ポート１０６の各自が送出すべきパケットの位置を表わすそれぞれの有効情報信号４１４を出力ポート判定部４０４で判定する。 - 特許庁

This transcoder is equipped with an input-side decoder device, a quantizer which re-quantize data quantized repeatedly by the decoder device with a re-quantization factor, a VLC coder which is connected to the output side of the quantizer, and an output-side coder device equipped with an output buffer.例文帳に追加

このトランスコーダは、入力側のデコーダ装置と再量子化ファクタによって前記デコーダ装置において複量子化したデータを再量子化するための量子化器と該量子化器の出力側に接続されたＶＬＣコーダ及び出力バッファを備える出力側のコーダ装置を備える。 - 特許庁

To provide a semiconductor device preventing destruction of an input/ output buffer caused by collision of data, even if any one of the control terminal of output control breaks down in a test performed by connecting plural semiconductor devices incorporating plural semiconductor elements where output data terminals are shaved.例文帳に追加

データの出力端子が共通な複数の半導体素子を内蔵する半導体装置を複数接続して行うテストで、いずれかの出力制御の制御端子が故障しても、データの衝突による入出力バッファの破壊を防止する半導体装置を提供する。 - 特許庁

Pixel data of pixel coordinates Dout of the output image are calculated by calculating and adding pixel data of coordinates Din corresponding to the pixel coordinates Dout of the output image (adding to an output buffer 15) by using a table 61 corresponding to each input image.例文帳に追加

入力画像毎に、入力画像に対応するデーブル６１を利用して、出力画像のピクセル座標Ｄｏｕｔに対応する対応座標Ｄｉｎの画素データを算出して加算することで（出力バッファ１５に加算することで）、出力画像のピクセル座標Ｄｏｕｔの画素データが算出される。 - 特許庁

The controller 400 includes a controller-side input/output circuit IOX connected to the first signal line SG1 of the bus BSG, a controller-side driving ability setting register RA for setting the driving ability of controller-side output buffer OBX of the controller-side input/output circuit IOX, and a control part 410.例文帳に追加

制御装置４００は、バスＢＳＧの第１の信号線ＳＧ１に接続される制御装置側入出力回路ＩＯＸと、制御装置側入出力回路ＩＯＸの制御装置側出力バッファーＯＢＸの駆動能力を設定するための制御装置側駆動能力設定レジスターＲＡと、制御部４１０とを含む。 - 特許庁

To obtain an output buffer circuit capable of outputting either a low voltage signal of 3.3V or a high voltage signal of 5V with respect to a low voltage input signal of 3.3V with a simple circuit configuration, and an interface circuit using the buffer.例文帳に追加

簡単な回路構成で、３.３Ｖの低電圧入力信号に対して３.３Ｖの低電圧信号又は５Ｖの高電圧信号のいずれかを出力することができる出力バッファ回路及び出力バッファ回路を使用したインタフェース回路を得る。 - 特許庁

To obtain an output buffer circuit capable of outputting either a low voltage signal of 3.3V or a high voltage signal of 5V with respect to a low voltage input signal of 3.3V with a simple circuit configuration, and an interface circuit using the buffer circuit.例文帳に追加

簡単な回路構成で、３．３Ｖの低電圧入力信号に対して３．３Ｖの低電圧信号又は５Ｖの高電圧信号のいずれかを出力することができる出力バッファ回路及び出力バッファ回路を使用したインタフェース回路を得る。 - 特許庁

The oscillation circuit includes a buffer circuit BF for oscillation of a vibrator XTAL, and a variable capacitance circuit CX1(CX2) connected to a first connection node being one side of an input side or an output side of the buffer circuit BF to set a capacity value to a variable state.例文帳に追加

発振回路は、振動子ＸＴＡＬの発振用のバッファー回路ＢＦと、バッファー回路ＢＦの入力側又は出力側の一方側である第１の接続ノードに接続され、容量値が可変に設定される可変容量回路ＣＸ１（ＣＸ２）を含む。 - 特許庁

In this signal processing circuit, the CPU 1 of a data transfer side is not provided with an output buffer, and data to be transferred to the CPU 2 of a receiving side is directly written in the input buffer of the CPU 2 of the receiving side by using a DMA control circuit 9.例文帳に追加

本発明の信号処理回路は、データ転送側のＣＰＵ１に出力バッファを設けず、受信側のＣＰＵ２に転送するべきデータはＤＭＡ制御回路９を用いて直接受信側のＣＰＵ２の入力バッファに書き込む構成をとる。 - 特許庁

The frequency divider 17 outputs a carry signal CY to its own reset terminal R via a tri-state buffer 13 and outputs the carry signal CY to a reset terminal R of the frequency divider 27 via tri-state buffers 13, 14, input output ports 31, 41 and a tri-state buffer 25 in this order respectively.例文帳に追加

分周器１７はキャリー信号ＣＹを、トライステートバッファ１３を介して自身のリセット端Ｒへ、またトライステートバッファ１３，１４、入出力ポート３１，４１、トライステートバッファ２５をこの順に介して分周器２７のリセット端Ｒへ、それぞれ出力する。 - 特許庁

The I/O buffer 33 has output buffers 41A and 41B for outputting data transmitted from the USB controller 16 to another device, and the differential input buffer 43 for inputting a differential signal of data received from another device into the USB controller 16.例文帳に追加

Ｉ／Ｏバッファ３３は、ＵＳＢコントローラ１６から送信されるデータを他の機器へ出力するための出力バッファ４１Ａ，４１Ｂと、他の機器から受信されるデータの差動信号をＵＳＢコントローラ１６に入力するための差動入力バッファ４３とを有する。 - 特許庁

Also, a skip function providing module D equipped with a skip function attained by a skip program, and equipped with a control part B10 for controlling an input buffer B1 and an output buffer B2 is attained, and a processing module B is included in the skip function providing module D.例文帳に追加

また、スキッププログラムにより実現するスキップ機能を具備し、入力バッファＢ１および出力バッファＢ２の制御を行う制御部Ｂ１０を備えたスキップ機能提供モジュールＤが実現し、このスキップ機能提供モジュールＤに処理モジュールＢが包含される。 - 特許庁

To provide a data transfer controller which enables data to be efficiently transferred between a data storage means and a buffer memory when transferring data between an input/output device and the data storage means through the buffer memory, and a data transfer control method.例文帳に追加

バッファメモリを介して入出力デバイスとデータ記憶手段との間でデータ転送を行う場合に、データ記憶手段とバッファメモリとの間で効率良くデータを転送することができるデータ転送制御装置及びデータ転送制御方法を提供すること。 - 特許庁