「n-word」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A level difference 16 between a drive transistor Qn1 and the word transistor Qn3 or between a drive transistor Qn2 and the word transistors Qn4 is provided in P-type active regions 11a and 11b at positions opposite to N-type active regions 12a and 12b.例文帳に追加

駆動トランジスタＱｎ１とワードトランジスタＱｎ３、また、駆動トランジスタＱｎ２とワードトランジスタＱｎ４との間の段差１６は、ｐ型能動領域１１ａ，１１ｂそれぞれのｎ型能動領域１２ａ，１２ｂと反対側の位置に設けられている。 - 特許庁

The address areas belonging to the fixed bit length area 4a are provided with bit length (n bits) for one word, and the address areas belonging to the limited bit length areas 4b and 4c are respectively provided with different bit length (m0 bit and m1 bit) shorter than the bit length for one word.例文帳に追加

固定ビット長領域４ａに属するアドレス領域は１ワード分のビット長（ｎビット）を、また制限ビット長領域４ｂ，４ｃに属するアドレス領域は１ワード分よりも短くかつそれぞれ異なるビット長（ｍ_0ビット，ｍ_1ビット）をそれぞれ有する。 - 特許庁

When it is decided that any target word and phrase index is not present, the partial matching type retrieval part 55 acquires positional information of the character string, and generates word and phrase indexes using the character string as words and phrases by using an N-gram index stored in an index part 422, and stores the generated word and phrase indexes in a dictionary table 110 by associating them with the acquired positional information.例文帳に追加

目的の語句索引が存在しない場合、部分一致型検索部５５は、索引部４２２に格納されているＮ−グラム索引を利用して、上記文字列の位置情報を取得すると共に当該文字列を語句とする語句索引を生成し、当該生成された語句索引を上記取得された位置情報と対応付けて辞書テーブル１１０に格納する。 - 特許庁

When expanding the word network, the relevant word network is expanded from the back under the control of an N best decision order control part 109 by extracting processing in extracting parts 103 and 105, for which the partial point sequence having such a plus or minus point is utilized, while limiting processing only to the sequence possible to be finally remained within the best N.例文帳に追加

そして、単語ネットワークを展開する際、このプラスまたはマイナスの得点を持つ得点部分系列を利用した抽出部１０３，１０５，１０７での抽出処理により、最終的に上位Ｎ位までに残る可能性のあるもののみに限定して、Ｎベスト判定順序制御部１０９の制御のもとで当該単語ネットワークの後方から展開していく。 - 特許庁

Even if output from a row decoder is low voltage, a transistor size ratio of N/P is kept small by transiting a level of the word driver by changing voltage of a word driver P channel control signal LP connected to a P channel transistor 6001 without changing size of the P channel transistor 6001 and a N channel transistor 6002.例文帳に追加

ロウデコーダからの出力が低電圧であっても、Ｐチャネルトランジスタ６００１やＮチャネルトランジスタ６００２のサイズを変えることなく、Ｐチャネルトランジスタ６００１に接続されたワードドライバＰチャネル制御信号ＬＰの電圧を変更することでワードドライバレベル遷移が可能となることにより、Ｎ／Ｐのトランジスタサイズ比が小さい状態を維持する。 - 特許庁

For a summary sentence candidate composed of M (M>N) words extracted from a summary object sentence composed of N words, a summary score defined as the cumulative value of the sum of a language score for each word and a topics word score is calculated and the summary sentence candidate having the maximum summary score is selected as a maximum summary score summary sentence.例文帳に追加

Ｎ個の単語からなる要約対象文から抽出したＭ個（Ｎ＞Ｍ）の単語で構成される要約文候補について、各単語の言語スコアと話題語スコアの和の累積値として定義される要約スコアを算出し、最大の要約スコアを有する要約文候補を最大要約スコア要約文として選択する。 - 特許庁

An interpreter 326 prepares n pieces of processing routines corresponding to n bytes included in the word of a CPU, and reuses a byte code loaded for processing a certain processing routine for the following processing routines, and minimizes the number of times that the CPU loads the byte code.例文帳に追加

本発明に係るインタプリタ３２６は、ＣＰＵのワードに含まれるｎのバイトそれぞれに対応してｎ個の処理ルーチンを用意し、ある処理ルーチンを処理するためにロードしたバイトコードを、それに続く処理ルーチンのために再利用し、ＣＰＵがバイトコードをロードする回数を最小限にする。 - 特許庁

The memory cells MC (m, n) and MC (m+1, n) have the magnetic tunnel junction elements MR1 and MR11 respectively connected with the word lines WLn at one end, and connected with the bit lines BLm and BLm+1 at the other end of the magnetic tunnel junction elements MR1 and MR11.例文帳に追加

メモリセルＭＣ（ｍ，ｎ）およびＭＣ（ｍ＋１，ｎ）は、ワード線ＷＬｎにそれぞれの一方端が接続された磁気トンネル接合素子ＭＲ１およびＭＲ１１を有し、磁気トンネル接合素子ＭＲ１およびＭＲ１１のそれぞれの他方端は、ビット線ＢＬｍおよびＢＬｍ＋１に接続されている。 - 特許庁

In a word driver 1 of a DRAM, a N channel MOS transistor QN3 to the gate of which a power source potential Vcc is applied is connected between a gate of a P channel MOS transistor QP1 for pull-up and a gate of a N channel transistor QN1 for pull-down.例文帳に追加

ＤＲＡＭのワードドライバ１において、プルアップ用のＰチャネルＭＯＳトランジスタＱＰ１のゲートとプルダウン用のＮチャネルＭＯＳトランジスタＱＮ１のゲートとの間に、そのゲートに電源電位Ｖｃｃが与えられたＮチャネルＭＯＳトランジスタＱＮ３を接続する。 - 特許庁

At the time of data read-out operation, a word line WL and a column selection signal Y of Vcc voltage are simultaneously activated, minute potential difference is caused in the pair of bit lines, voltage of 1/2 Vcc-Vin is applied to gates of respective N type transistors 63, 64 through respective N type transistors 61, 62 of a reading/writing circuit 6.例文帳に追加

データ読み出し動作時、ワード線ＷＬ及び、Ｖcc電圧のコラム選択信号Ｙが同時に活性化され、前記ビット線対には微小電位差が生じ、読み/書き回路６の各Ｎ型トランジスタ61、62を通じて各Ｎ型トランジスタ63、64のゲートには1/2・Ｖcc−Ｖtnの電圧が印可される。 - 特許庁

When a word line WL is raised to an "H" level, the N channel MOS TRs 25 and 26 are made conductive and a current flows out to the line of the ground potential GND through the N channel MOS TRs 25, 23 and 27 from a dummy bit line DBL.例文帳に追加

ワード線ＷＬが「Ｈ」レベルに立上げられると、ＮチャネルＭＯＳトランジスタ２５，２６が導通し、ダミービット線ＤＢＬからＮチャネルＭＯＳトランジスタ２５，２３，２７を介して接地電位ＧＮＤのラインに電流が流出する。 - 特許庁

A language model generating section 24 generates a statistical language model including unregistered words based on the subword unit based on the word class N-gram model and the subword unit N-gram model and the parameters of a gamma distribution of a mora length.例文帳に追加

言語モデル生成部２４は、単語クラスＮ−ｇｒａｍモデルとサブワード単位Ｎ−ｇｒａｍモデルとモーラ長のガンマ分布のパラメータとに基づいてサブワード単位に基づいた未登録語を含む統計的言語モデルを生成する。 - 特許庁

Similarly, an inventory of morphemes is formed, using mutual information and a morpheme n-gram, is trained that can be used to segment a new word into a sequence of morphemes.例文帳に追加

同様に、相互情報量を使用して形態素の一覧が形成され、形態素のｎグラムがトレーニングされ、そのｎグラムを使用して新しい単語を形態素の連続に区分することができる。 - 特許庁

Word lines WL and N^+ polycrystalline silicon films 16 acting as gate electrodes are formed on the gate insulating film GD, an oxidation-resistant insulating film 6 and an oxidation-resistant insulating film 12.例文帳に追加

ゲート絶縁膜ＧＤ、耐酸化性絶縁膜６、及び耐酸化性絶縁膜１２上には、ワード線ＷＬ及びゲート電極としてのＮ^＋多結晶シリコン膜１６が形成される。 - 特許庁

An SRAM cell 1 comprises inverters 10, 20; n-type FETs (field effect transistors) 32, 34, 36, 38; word lines 42, 44 and bit lines 46, 48.例文帳に追加

ＳＲＡＭセル１は、インバータ１０，２０、Ｎ型ＦＥＴ（電界効果トランジスタ）３２，３４，３６，３８、ワード線４２，４４、およびビット線４６，４８を備えている。 - 特許庁

The N+diffusion mode NSL is connected to a main word line/MWL<x> set to an L level (ground voltage Vss) when a corresponding memory cell line is selected.例文帳に追加

Ｎ^+拡散ノードＮＳＬは、対応するメモリセル行の選択時にＬレベル（接地電圧Ｖｓｓ）に設定されるメインワード線／ＭＷＬ＜ｘ＞と接続される。 - 特許庁

When it is judged that the input data are a Japanese word or phrase which should be translated (S33: N), its reading data are matched against the index words of a dictionary (S35).例文帳に追加

入力データが翻訳すべき日本語の語句であると識別した場合には（Ｓ３３；Ｎ）、その読みデータと辞書の見出語とのマッチングを行う（Ｓ３５）。 - 特許庁

To provide a system and a method for indexing and searching for a stored document by using an n-gram or the decomposition of words in the document to a linear word auxiliary unit.例文帳に追加

ｎグラム又は線形ワード副単位への文書内のワードの分解を用いて、格納されている文書の索引付け及び検索を行うためのシステム及び方法を提供する。 - 特許庁

The second converter comprises a converting adapting means for converting the voltage pixel signal into bits equal to or less than M in response to an N-bit binary word from the first converter.例文帳に追加

第２の変換器は、第１の変換器からのＮビット・バイナリ・ワードに応じて、電圧ピクセル信号をＭに等しいかまたはそれよりも少ないビットに変換するための変換適合手段を備える。 - 特許庁

In this embodiment, the semiconductor memory 1 is provided with bit lines 3 formed by injecting n-type impurity into a p-type semiconductor substrate 2 and word lines 5 formed on a semiconductor substrate 1 which are perpendicular to respective bit lines 3.例文帳に追加

本実施例の半導体記憶装置１は、ｐ型半導体基板２にｎ型不純物を注入して形成されたビット線３と、半導体基板１上に各ビット線３と直交するように形成されたワード線５とを備えてなる。 - 特許庁

In the transistor M11, a control electrode is connected to a word line WL, a first electrode is connected to a bit line BL and a second electrode is connected to a node N, respectively.例文帳に追加

トランジスタＭ１１は、制御電極がワード線ＷＬに、第１の電極がビット線ＢＬに、第２の電極がノードＮにそれぞれ接続されている。 - 特許庁

Thus, word retrieval can be provided without changing the main body of index prepared for the unit of (n) characters and making adverse efficiency in the conventional character string retrieval as well.例文帳に追加

これにより、ｎ文字単位で作成される索引本体には手を加えることなく、かつ、従来の文字列検索も効率を悪化させずに、単語検索を実現することができる。 - 特許庁

An input flip-flop 10 sequentially holds word data D_WD including consecutive m bits in input data D_IN with (m×n) bits as a unit.例文帳に追加

入力フリップフロップ１０は、（ｍ×ｎ）ビットを単位とする入力データＤ_ＩＮのうち、連続するｍビットを含むワードデータＤ_ＷＤを順次保持する。 - 特許庁

Word information included in the adaptive data which is input associated with an input data different from the learning data, and appearance frequency of n-gram are calculated by an appearance frequency calculation section 103.例文帳に追加

学習データとは別個の入力データに関連して入力される適応データに内包されている単語情報とｎグラムの出現頻度とを出現頻度計算部１０３が算出する。 - 特許庁

A noise power detection part 12 performs phase rotation of the block-synchronized received signals according to the synchronous point information to delay it for N symbols, and detects noise power for P symbols in the latter half in the unique word symbols.例文帳に追加

雑音電力検出部１２は、ブロック同期した受信信号を、同期ポイント情報に従って位相回転させＮシンボル遅延させ、ユニークワードシンボルにおける後半のＰシンボルについて、雑音電力を検出する。 - 特許庁

Then, the CPU 41 chooses a prescribed number N of candidate character strings in a descending order of the display priority and displays them on each candidate character string display section 67 of a search word entry screen 61.例文帳に追加

そして、ＣＰＵ４１は、各候補文字列から表示優先度の大きい順に予め定められたＮ個を選択して、検索語入力画面６１の各候補文字列表示部６７に表示する。 - 特許庁

A stochastic language model to be additionally registered is created by an unknown word N-gram creating part 6 by using the determined parameter, and is additionally registered in the existing stochastic language model.例文帳に追加

決定されたパラメータを使用して、追加登録する確率減モデルを未知語Ｎ−ｇｒａｍ作成部６により作成して、既存の確率的言語モデルに追加登録する。 - 特許庁

An index constructing part in the index managing part 15 constructs indexes of the index category determined by the index category determining part and stores them in an N-gram index DB 22, a word index DB 23 or a B-tree index DB 24.例文帳に追加

索引管理部１５内の索引構築部は、索引種別決定部によって決定された索引種別の索引を構築して、Ｎグラム索引ＤＢ２２、単語索引ＤＢ２３またはＢ木索引ＤＢ２４に格納する。 - 特許庁

Each memory cell 10 has a p-type active region 13 and an n-type active region 14, two pieces of word lines 21a and 21b (WL1 and WL2), and a common gate line (GL1) and a common gate line 22b (GL2).例文帳に追加

各メモリセル１０は、ｐ型能動領域１３およびｎ型能動領域１４、２本のワード線２１ａ，２１ｂ（ＷＬ１，ＷＬ２）、共通ゲート線２２ａ（ＧＬ１），および共通ゲート線２２ｂ（ＧＬ２）を備えている。 - 特許庁

Memory capacity being referred by an LUT processing section is set as m-th power/S word×N bit of 2, and a correction value being used actually in correction is calculated using two discrete correction values corresponding to an input M bit data value.例文帳に追加

ＬＵＴ処理部が参照するメモリ容量を２のＭ乗／Ｓワード×Ｎビットとして構成し、入力Ｍビットデータ値に対応する２つの離散的補正値を使用して、実際に補正に使用する補正値を算出する。 - 特許庁

Since the transistor 480 lowers the word line potential, the N-channel transistor 464 has more capability than the P-channel transistor 462.例文帳に追加

トランジスタ４８０がワード線電位の引き下げを行うので、Ｎチャネル・トランジスタ４６４の能力は、Ｐチャネル・トランジスタ４６２の能力よりも大きくすることができる。 - 特許庁

This storage device is provided with word lines WL1-WLm, plate lines PL1-PLm/2, bit lines BL1-BLn, memory cells M11-Mmn, a sense amplifier 11, and bit line capacity variable sections 120-1 to 120-n.例文帳に追加

この発明は、ワード線ＷＬ_1 〜ＷＬ_m 、プレート線ＰＬ_1 〜ＰＬ__m/2 、ビット線ＢＬ_1 〜ＢＬ_n 、メモリセルＭ_11〜Ｍ_mn、センスアンプ１１１およびビット線容量可変部１２０−１〜１２０−ｎとを備える。 - 特許庁

A memory cell of an AND type flash memory is composed of a selector gate, a floating gate, a control gate functioning as a word line WL and an n-type semiconductor region (source/drain) functioning as a local bit line BL.例文帳に追加

ＡＮＤ型フラッシュメモリのメモリセルは、選択ゲート、浮遊ゲート、ワード線ＷＬとして機能する制御ゲート、ローカルビット線ＢＬとして機能するｎ型半導体領域（ソース、ドレイン）で構成されている。 - 特許庁

An index construction part 154 constructs different kinds of indexes determined by the index kind determining part, and the indexes are stored in an N-gram index DB 22, a word index DB 23 or a B-tree index DB 24, all of which serve as index storage means.例文帳に追加

索引構築部１５４は、索引種別決定部によって決定された索引種別の索引を構築して、索引格納手段としてのＮグラム索引ＤＢ２２、単語索引ＤＢ２３またはＢ木索引ＤＢ２４に格納する。 - 特許庁

The speech-understanding device 100 is configured, such that a speech understanding result searching part 61 performs speech understanding by using a word/semantic expression merge N-gram model DB 20.例文帳に追加

音声理解装置１００において、音声理解結果探索部６１が、単語・意味表現組Ｎ−グラムモデルＤＢ２０を用いて音声理解を行う構成とした。 - 特許庁

To provide a semiconductor memory in which n-channel type field effect transistors and p-channel type field effect transistors from memory cells respectively and a word line can be shared by the cells.例文帳に追加

ｎチャンネル型電界効果トランジスタとｐチャンネル型電界効果トランジスタとでメモリセルをそれぞれ形成し、ワード線を共用可能な半導体記憶装置を提供する。 - 特許庁

A shift word line SWL and a shift memory cell SMC are arranged so that the N type sense amplifier NSAt can amplify potential difference of the bit lines BLt, /BLt.例文帳に追加

Ｎ型センスアンプＮＳＡｔがビット線ＢＬｔ，／ＢＬｔの電位差を増幅できるようにシフトワード線ＳＷＬ及びシフトメモリセルＳＭＣを設ける。 - 特許庁

The words read out of a dictionary in order are made into word models and then compared with an input voice signal, and consequently N words are set as recognition candidates for each dictionary (steps S101 to S106).例文帳に追加

辞書から順番に読み出された単語は単語モデルとされた後、入力音声信号と比較され、その結果、辞書毎にＮ個の単語が認識候補として設定される（ステップＳ１０１〜Ｓ１０６）。 - 特許庁

An index constructing part in the retrieval managing part 15 constructs indexes of the retrieval category determined by the retrieval category determining part and stores the indexes in an N-gram search DB 22, word index DB 23 or B-tree index DB 24.例文帳に追加

索引管理部１５内の索引構築部は、索引種別決定部によって決定された索引種別の索引を構築して、Ｎグラム索引ＤＢ２２、単語索引ＤＢ２３またはＢ木索引ＤＢ２４に格納する。 - 特許庁

The number of word lines 20 (n) arranged in each block region 11A, 11B, ...11X is set to the number of times of endurance for preset relaxation or below.例文帳に追加

各ブロック領域１１Ａ，１１Ｂ，１１Ｘ内に配置されるワード線２０の本数ｎを、予め設定したリラクゼーション耐用回数以下に設定した。 - 特許庁

A local row decoder 3 is configured such that a selection switch 123 including a p-channel MOS transistor 121 and an n-channel MOS transistor 122 is connected to each word line WL.例文帳に追加

ローカルロウデコーダ３は、ｐチャネルＭＯＳトランジスタ１２１とｎチャネルＭＯＳトランジスタ１２２とからなる選択スイッチ１２３をワード線ＷＬ毎に接続して構成されている。 - 特許庁

In any block 22, in a period in which read-out or write-in of data is performed, refreshment of a memory cell selected by a word line of the (n)th row is performed in residual all other blocks 22.例文帳に追加

あるブロック２２において、データの読み出しまたは書き込みが行われている期間中に、残り全ての他のブロック２２において、第ｎ行のワード線により選択されるメモリセルのリフレッシュが行われる。 - 特許庁

N-channel type memory cell selecting MISFETs, having gate electrodes 9A (word lines WL) using a p^+ poly-SiGe film 9p are formed in a memory array, and n-channel MISFETs, having gate electrodes 9B using an n^+ poly-SiGe film 9n and p-channel MISFETs, having gate electrodes 9C using the p^+ poly-SiGe film 9p, are formed.例文帳に追加

ｐ^+ポリＳｉＧｅ膜９ｐをゲート電極９Ａ（ワード線ＷＬ）に用いたｎチャネル型のメモリセル選択用ＭＩＳＦＥＴをメモリアレイに形成し、ｎ^^+ポリＳｉＧｅ膜９ｎをゲート電極９Ｂに用いたｎチャネルＭＩＳＦＥＴおよびｐ^+ポリＳｉＧｅ膜９ｐをゲート電極９Ｃに用いたｐチャネルＭＩＳＦＥＴを形成する。 - 特許庁

The magnetoresistance RAM comprises a plurality of P-N diodes formed in a plurality of N^+-type regions in a semiconductor substrate, a barrier conductive layer, the MTJ and the word line laminated on a P-type impurity region to an MRAM cell array so that one end of the N^+-type region is coupled to a bit line, and the other end is connected to the cell plate via a diode.例文帳に追加

半導体基板内の複数のＮ＋領域に複数のＰ−Ｎダイオードを形成し、Ｐ型不純物領域の上に、バリヤー導電層、ＭＴＪ、及びワードラインを積層してＭＲＡＭセルアレイとし、Ｎ＋領域の一端はビットラインと連結し、他端はダイオードを介してセルプレートと接続する。 - 特許庁

By a collating means n, the similarity between a label group of the voice unit for a vocabulary word stored in a label group storing means j and a group of synthesized acoustic parameter 77 is calculated in accordance with the voice unit model set 33, the collation is performed and the vocabulary word which is highest in the similarity is selected as a recognition result 100.例文帳に追加

照合手段ｎで、音声単位モデルセット３３に基づき、ラベル系列記憶手段ｊに記憶された語彙単語に対する音声単位のラベル系列と合成音響パラメータ７７の系列との類似度を計算して照合を行い、最も類似度の高い語彙単語を認識結果１００として選出する。 - 特許庁