「or bits」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A pseudo gradation processing section 16 conducts a pseudo gradation process, for example, a dither process and/or an error spreading process in order to display digital video signals VIDEO having a gradation number of n bits on a PDP device 20 having a gradation number of m bits (where n>m).例文帳に追加

擬似階調処理部１６は、階調数がｎビットのディジタル映像信号ＶＩＤＥＯを階調数ｍビット（ｎ＞ｍ）のＰＤＰ装置２０に表示させるために、擬似階調処理、たとえば、ディザ処理、および／または、誤差拡散処理を行なう。 - 特許庁

When record data incoming signals to the recording element substrate are all bits High level signals or all bits Low level signals, the block selection signal of a time sharing drive is considered as an empty block selection signal for which the corresponding heating resistive element does not exist.例文帳に追加

記録素子基板への記録データ入力信号が全ビットＨｉｇｈレベル信号、もしくは全ビットＬｏｗレベル信号であった場合、時分割駆動のブロック選択信号を、対応する発熱抵抗素子がない空ブロック選択信号とする。 - 特許庁

A traffic frequency determination means 160 refers to this bit string and outputs 0 to an OR operation part 180 in the case that a ratio of bits being "1" to all bits in a prescribed sampling period reaches ≥70%.例文帳に追加

往来頻度判定手段１６０は、この様なビット列を参照して、所定のサンプリング期間内の全ビットに対して、値が１であるビットの比率が７０％以上に達した場合に、上記の論理和演算部１８０に対して０を出力する。 - 特許庁

The video signal Sb is obtained by adding to a lowest bit of the high order 10 bits of the video signal Sin 1 when lower 2 bits of the video signal Sin are "10" or more and 0 when they are lower than "10", and state information is superimposed on the video signal Sb.例文帳に追加

映像信号Ｓｂは、映像信号Ｓinの上位１０ビットの最下位ビットに、映像信号Ｓinの下位２ビットが「１０」以上のとき１を加算し、「１０」より小さいとき０を加算したものであり、状態情報が重畳されている。 - 特許庁

A ROM 1 has a plurality of areas of data width matched with the number of bits of a data bus 11 and an instruction word constituted of one or more words of which the maximum word length is shorter than fixed data width is arrayed in each area without free bits.例文帳に追加

ＲＯＭ１は、データバス１１のビット数に一致したデータ幅の領域を複数有し、各領域に、最大語長が固定されデータ幅よりも短いワード長の１つ以上のワードによって構成される命令語が空きビットなく配列される。 - 特許庁

Specifically, they are implemented as a subroutine to execute a check processing of each bit of each port of a plurality of input ports and a subroutine to execute data output to each bit or a group of a plurality of bits (8 bits, for example) of a plurality of output ports.例文帳に追加

具体的は、複数ある入力ポートの各ポートの各ビットのチェック処理を行うサブルーチンと、複数ある出力ポートの各ビットまたはまとまった複数ビット（例えば８ビット）に対するデータ出力を行うサブルーチンとして実現される。 - 特許庁

If contig is True and if all masks are ORed together, a single contiguous set of bits set to 1 will be formed for GrayScale or PseudoColor and three contiguous sets of bits set to 1 (one within each pixel subfield) for DirectColor.例文帳に追加

contig がTrue であり、全てのマスクの論理和が取られている場合には、1 に設定されている連続しているビットの集まり1つがGrayScaleやPseudoColorに対して作られ、1 に設定されている3組の連続したビットの集まり(各pixel サブフィールド内に1つ)がDirectColorに対して作られる。 - XFree86

Specifically, the processes are realized as a sub-routine of executing the checking of each bit of a plurality of input ports and a sub-routine of executing the date output for each bit or a plurality of bits in the lump (e.g. 8 bits) of a plurality of output ports.例文帳に追加

具体的は、複数ある入力ポートの各ポートの各ビットのチェック処理を行うサブルーチンと、複数ある出力ポートの各ビットまたはまとまった複数ビット（例えば８ビット）に対するデータ出力を行うサブルーチンとして実現される。 - 特許庁

Suppressing a DC component under limitation of k=7 or 8 is performed by using a encoding table in which an input data word in a unit of 4 bits can be converted to an input data word in a unit of 6 bits with (1, k) RLL rule without the redundant bit.例文帳に追加

冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を、４ビット単位の入力データ語を６ビット単位の入力データ語に変換可能な符号化テーブルを用いて行う。 - 特許庁

When a sequence of digital speech samples is encoded into a bit stream, the digital speech samples are divided into one or more frames, and model parameters (205) are calculated by the frames and quantized (210) to generate pitch bits transmitting pitch information, voicing bits transmitting voicing information, and gain bits transmitting signal level information.例文帳に追加

ディジタル音声サンプルのシーケンスをビット・ストリームにエンコードする場合、ディジタル音声サンプルを１つ以上のフレームに分割し、フレーム毎にモデル・パラメータ（２０５）を計算し、モデル・パラメータを量子化（２１０）して、ピッチ情報を伝達するピッチ・ビットと、発声情報を伝達する発声ビットと、信号レベル情報を伝達する利得ビットとを生成することを含む。 - 特許庁

An output position control part 33 functions as a rate matching/first interleaving part, repeats or eliminates a bit determined by the D calculating part 32, newly redistributes a plurality of bits to a plurality of columns on the basis of the number D of cumulative repetition/deletion bits and interchanges bits of at least two columns among a plurality of columns obtained by redistribution.例文帳に追加

出力位置制御部３３は、レートマッチング・第１インタリーブ部として機能し、Ｄ算出部３２で判定されたビットを反復または削除するとともに、累積反復／削除ビット数Ｄに基づいて複数のビットをあらためて複数の列に再分配し、再分配で得られた複数の列のうち少なくとも二列のビットを入れ替える。 - 特許庁

In the case of transmitting large quantity of data such as video data by isochronous transfer while using an IEEE1394 serial bus, for example, when video data for one pixel are transmitted while using 14 bits in 16 bits comprising the basic data unit of the packet, the data showing the status change are transmitted while using one part or all remaining 2 bits.例文帳に追加

例えば、ＩＥＥＥ１３９４シリアルバスを用いて映像データのような大量のデータをアイソクロナス転送によって伝送する際に、パケットの基本データ単位を構成する１６ビットのうち、１４ビットを用いて１画素分の映像データを伝送している場合、残り２ビットの一部又は全部を用いてステータス変化を示すデータを伝送する。 - 特許庁

A step function F_i is defined which properly selects as a function value a step function P_i possibly representing the head non-zero position when an addition result is plus or a step function N_i possibly representing the bits of the head non-zero position when the bits of the adder output are inverted according to the value of a carry of the bits when the addition result is minus.例文帳に追加

加算結果が正のとき、先頭の非ゼロ位置を表すことのあるステップ関数Ｐ_ｉと、加算結果が負のとき、その加算器出力をビット反転したときの先頭の非ゼロ位置を表すことのあるステップ関数Ｎ_ｉとを、そのビットのキャリーの値によって適宜選択して関数値とするステップ関数Ｆ_ｉを定義する。 - 特許庁

For lot numbers 8004-8007 set as input lot numbers, whether all 8 bits are at a high level (input signal ON) or not is determined (S601).例文帳に追加

入力番地として設定されている８００４〜８００７番地について、８ビットすべてがハイレベル（入力信号オン）か否かを判断する（Ｓ６０１）。 - 特許庁

In either mode of high speed or low speed, 32-bits data from each of two memory arrays are pre-fetched into respective sets of 32 flip-flops 120.例文帳に追加

高速または低速のいずれのモードにおいても、２つのメモリアレイ各々からの３２ビットのデータは各組の３２個のフリップフロップ１２０中にプリフェッチされる。 - 特許庁

Whether all of 8 bits are in the high level (inputted signal ON) or not is judged (S601) on the addresses 8004-8007 set as inputted addresses.例文帳に追加

入力番地として設定されている８００４〜８００７番地について、８ビットすべてがハイレベル（入力信号オン）か否かを判断する（Ｓ６０１）。 - 特許庁

To provide an error detection circuit for detecting that there is an error at a comparatively high rate even when there is an error of three bits or more.例文帳に追加

３ビット以上の誤りが発生した場合であっても、比較的高い割合で誤りが発生したことを検出する誤り検出回路を提供する。 - 特許庁

Transmission power is controlled by reporting transmission power control bits indicating an increase or decrease in downlink transmission power from the communication terminal to a base station.例文帳に追加

送信電力の制御は、下り送信電力の増減を示す送信電力制御ビットを通信端末から基地局に通知することで行われる。 - 特許庁

Furthermore, the set consisting of the R-bits is also used for hand-over process or cell copy and adaptively proper to application of broadband local access with respect to the constellation of low geostationary orbit satellites.例文帳に追加

また、ハンドオーバープロセスまたはセル複製にも使用でき、地球低軌道衛星コンステレーションに関する広帯域ローカルアクセスの応用に適している。 - 特許庁

It is determined whether or not all of 8-bits are high level (input signal on) about 8004 to 8007 set as an input address (S601).例文帳に追加

入力番地として設定されている８００４〜８００７番地について、８ビットすべてがハイレベル（入力信号オン）か否かを判断する（Ｓ６０１）。 - 特許庁

To write, with higher accuracy, data to a non-volatile storage element including a memory domain of 4 or more bits to a memory cell held between a source and a drain.例文帳に追加

ソース・ドレインに挟まれた１つのメモリセルに４ビット以上のメモリ領域を有する不揮発性記憶素子へのデータ書込を精度よく行う。 - 特許庁

When a half number of bits or more of parallel input display data 10 are inverted at the same time, a display data generation part 4 inverts original display data.例文帳に追加

表示データ生成部４は並列の入力表示データ１０のビット数の１／２以上が同時に反転する場合に、本来の表示データを反転させる。 - 特許庁

To provide a multimode optical fiber operated in a system designed to transfer information in 1 giga bits/sec. or more of rate, using an LD light source.例文帳に追加

ＬＤ光源を用い、１ギガビット／秒以上のレートにおいて情報を転送するよう設計されたシステム中で動作する多モード光ファイバを提供する。 - 特許庁

The motor-integrated reduction gear has a hollow pipe passing through the inside thereof so that chemical or lubricant can be injected directly to bits.例文帳に追加

モータ一体型減速機は、モータシャフトの内側に中空状のパイプが貫通していることで、ビットに対して直接、薬液や滑材の射出が可能である。 - 特許庁

The mobile station device calculates the number of ACK/NACK modulation symbols used for the ACK/NACK to be transmitted on the PUSCH from the number of ACK/NACK bits or the like.例文帳に追加

ＰＵＳＣＨで送信するＡＣＫ／ＮＡＣＫに用いるＡＣＫ／ＮＡＣＫの変調シンボルの数をＡＣＫ／ＮＡＣＫのビット数などから算出する。 - 特許庁

Almost all the secondary difference values Δ2, n of Tn are -1, 0 or 1. and a permutation pattern of two continuing Δ2, n values is represented by a storage data element of four bits.例文帳に追加

Ｔnの二次差分値Δ2,nはほとんどが−１，０，１のいずれかであり、連続する２つのΔ2,nの順列パターンを４ビットの保存データ要素で表す。 - 特許庁

The command includes a parameter consisting of a plurality of bits corresponding to the plurality of statuses respectively and indicates whether or not each bit value selects corresponding statuses.例文帳に追加

上記コマンドは、上記複数ステータスにそれぞれ対応した複数ビットからなるパラメータを含み、各ビット値が対応するステータスを選択するか否かを示す。 - 特許庁

This shared error correction circuit (100) reduces the overhead of the memory by distributing the fixed number of ECC bits among two or more memory units (101) of a semiconductor memory.例文帳に追加

共有誤り訂正回路(100)は、半導体メモリの2つ以上のメモリユニット(101)間に一定数のECCビットを分配することによりメモリのオーバーヘッドを低減する。 - 特許庁

The maximum bit number i to be equal to or lower than the set max_diff(i) and the appearance rate is acquired from the histogram, so as to determine the bit number of (i) as the number of bits N to be deleted.例文帳に追加

そして、設定したmax_diff(i)とその出現率以下で、最大となるｉをこのヒストグラムから求め、そのｉを削除するビット数Ｎとして決定する。 - 特許庁

Two lower bits of an address is inputted to a bank control circuit BCL and which cell array in the bank A or B uses the corresponding sense amplifier is selectively controlled.例文帳に追加

そして、アドレスの下位２ビットがバンク制御回路ＢＣＬに入力され、バンクＡとバンクＢのいずれのセルアレイがセンスアンプを用いるかを選択制御する。 - 特許庁

To provide a method for operating (programming or erasure) bits of a memory cell in a memory array and reducing pulse operation of the array.例文帳に追加

メモリアレイ内のメモリセルのビットを操作（プログラミングまたは消去）するための、およびこのようなアレイのパルス操作を低減するための方法を提供すること。 - 特許庁

To reduce the number of bits in recording or transmitting continuous analog signals even when a code of differential data is inverted when the continuous analog signals are encoded.例文帳に追加

連続しているアナログ信号を符号化する際において、差分データの符号が反転する場合にも、記録または伝送する際のビット数を少なくする。 - 特許庁

Moreover, the data bits formed in the data storage medium can also be read using presence or absence of conductivity in a single dimension in the organic material.例文帳に追加

また、有機材料において一次元の導電率の存在又は不在を用いて、データ記憶媒体に形成されたデータビットを読出すこともできる。 - 特許庁

The radiation control part 21 controls the whole directivity of a directional antenna part 23 based on a bit series containing the one or more of specified bits.例文帳に追加

放射制御部２１は、特定された一つ又は複数のビットを含むビット系列に基づいて、指向性アンテナ部２３全体としての指向性を制御する。 - 特許庁

Concerning addresses 8004-8007 set as input addresses, it is discriminated whether or not all 8 bits are a high level (input signal ON) (S601).例文帳に追加

入力番地として設定されている８００４〜８００７番地について、８ビットすべてがハイレベル（入力信号オン）か否かを判断する（Ｓ６０１）。 - 特許庁

A programmable sealer 34 generates data Dc' by shifting data Dc corresponding to the position of a bit, for which a digit becomes 1 or M, among the respective bits of standard code digit (CSD) data.例文帳に追加

プログラマブルスケーラ３４はＣＳＤデータの各ビットのうちデジットが１またはＭとなるビットの位置に応じて、データＤcをシフトしてデータＤc'を生成する。 - 特許庁

Or, the channel bit allocation section 30 distributes all the usable number of bits S as the B_n determined according to the ratio of each b_n to the total b_n.例文帳に追加

また、チャンネル間ビットアロケーション部３０は、使用可能な総ビット数Ｓを全ｂ_ｎの合計に対する各ｂ_ｎの比率に応じて求めたＢ_ｎとして配分する。 - 特許庁

To prevent an error-diffused image from being considerably varied when error-diffusing low-order bits by inputting a uniform image or a smoothly varying image.例文帳に追加

一様な画像や緩やかに変化する画像を入力して、その下位ビットを誤差拡散するとき、誤差拡散された画像に大きな変化が生じないようにする。 - 特許庁

As for block numbers 8004-8007 set as input block numbers, whether 8 bits are all at high level (input signals are on) or not is determined (S601).例文帳に追加

入力番地として設定されている８００４〜８００７番地について、８ビットすべてがハイレベル（入力信号オン）か否かを判断する（Ｓ６０１）。 - 特許庁

To enable the influence of a magnetic field for controlling magnetic quantum bits to be reduced without complicating a structure such that a new control line or the like is provided.例文帳に追加

新たな制御ラインを設けるなど構造を複雑とすることなく、磁束量子ビットの制御のための磁場による影響を低減できるようにする。 - 特許庁

Before next data is stored to a memory cell 1 where data of i-bit are stored, data of i-bits or less are written in a neighboring memory cell 2 in advance.例文帳に追加

ｉビットのデータが記憶されているメモリセル１に対して、次のデータを記憶する前に、隣接するメモリセル２にｉビット以下のデータを事前に書き込む。 - 特許庁

To provide a map address management method in which data can be reliably read or written even by a memory element having a large number of bits per a unit cell.例文帳に追加

単位セル当たりのビット数が大きいメモリ素子であってもデータの確実な読み込み・書き込みを可能にしたマップアドレス管理方法を提供する。 - 特許庁

To hold less horizontal lines by allowing 512 bits per a bit line or more in a structure body of a word line segmented.例文帳に追加

セグメント化されたワード線路構造体において、ビット線路当たり５１２ビットおよびそれ以上を許容し、水平配線を少なく保持することである。 - 特許庁

A BCD converter 23 adds (6)d when the 4 less significant bits of the signal Xout [7:0] is 10 or more, and outputs a signal Din [7:0].例文帳に追加

ＢＣＤ変換器２３は信号Ｘｏｕｔ［７：０］の下位４ビットが１０以上の場合、（６）ｄを加算して信号Ｄｉｎ［７：０］として出力する。 - 特許庁

If you are familiar with gdb(1) , you may wish to find out some other bits and pieces such as what actually caused the dump or the addresses and values of the relevant variables. 14.21. 例文帳に追加

gdb の使い方に慣れている場合には、実際に dumpの原因となった理由やそのアドレス、 関連した変数の値なども調べる事ができるでしょう。 - FreeBSD