「output buffer」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

From the outside of the sensor, a test voltage signal level and a test mode are controlled and from an output signal of the sensor during the test mode, characteristic variation information of the component such as the column amplifier or the output buffer amplifier is detected.例文帳に追加

センサ外からテスト用の電圧信号レベルとテストモードを制御し、テストモード時のセンサの出力信号から、列アンプ、出力バッファアンプなどの構成要素の特性ばらつき情報を検出する。 - 特許庁

A first data output buffer 35 is synchronized with the rise edge of the first clock CLK1, it buffers data which is output from the memory cell array 31, and it outputs the data to the outside through the first port DQ.例文帳に追加

第１デ−タ出力バッファ35が、前記第１クロックの立上りエッジに同期して、前記メモリセルアレイ31から出力されるデ−タをバッファリングし、前記第１ポ−トDQを通じて外部へ出力する。 - 特許庁

The voice guide device 10 is also equipped with a voice re-output switch 14 by which a user selects voice data requiring voice re-output among the voice data stored in the voice data buffer 12.例文帳に追加

また、音声案内装置１０は、音声データバッファ１２に記憶されている音声データのうち、ユーザが再度音声出力の必要な音声データを選択する音声再出力スイッチ１４を備えている。 - 特許庁

To improve the sensitivity of a level shift transistor in an output buffer amplifier at the output section in a solid-state imaging device by shifting its Vth toward the side of enhancement without deteriorating the sensitivity.例文帳に追加

固体撮像素子における出力部の出力バッファ増幅器におけるレベルシフトトランジスタを、感度低下を来たすことなく、そのＶｔｈをよりエンハンスメント側にシフトし、感度の向上を図る。 - 特許庁

The PWM circuit 2 converts the output of the multiplier 3 into a PWM signal based on the clock pulse outputted from the PLL 4 and supplies the PWM signal to a load 6 via an output buffer amplifier 5.例文帳に追加

ＰＷＭ回路２は、乗算器３の出力をＰＬＬ４から出力されるクロックパルスに基づいてＰＷＭ信号に変換し、出力バッファアンプ５を介して負荷６へ供給する。 - 特許庁

A second holding state acquisition means 1c acquires the second holding state of the buffer 2a from the output state of the data of a data output means 1a and the credit information of the data from a switch control unit 2.例文帳に追加

第２の保持状況取得手段１ｃは、データ出力手段１ａのデータの出力状況、スイッチ制御部２からのデータのクレジット情報から、バッファ２ａの第２の保持状況を取得する。 - 特許庁

Here, the inverters 25, 28 and the buffer 27 are of a tristate structure, so that output terminals can be put into a high- impedance state, that is, output signals can be turned off, depending on signals inputted to control terminals.例文帳に追加

ここでインバータ２５、２８およびバッファ２７はトライステート構成のものであり制御端子に入力される信号次第で出力端子を高インピーダンスの状態、すなわち出力信号をＯＦＦにできる。 - 特許庁

An n-bit bus data output buffer is classified into four groups, and control signals #1 to #4 outputted from the flip-flop circuits 41 to 44 are fed to output buffers 11 to 14 by each group with distribution.例文帳に追加

ｎビットバスデータの出力バッファを４グループに分割し、各フリップフロップ回路４１〜４４から出力される各制御信号＃１〜＃４を、それぞれ、各グループ別に出力バッファ１１〜１４に分散して加える。 - 特許庁

An output processing part 17 abandons invalid data such as 'null' in the character code stored in the buffer memory 16 and outputs only valid data for the portion of the valid number of characters as output data OUT.例文帳に追加

出力処理部１７において、バッファメモリ１６に格納された文字コードの内の「空白」等の無効データが廃棄され、有効文字数分の有効データのみが出力データＯＵＴとして出力される。 - 特許庁

To solve the problem that power consumption is increased since an output buffer or the like becomes required double as compared to the case using a single phase circuit when an output circuit of an interface circuit is composed of a differential circuit.例文帳に追加

インターフェイス回路の出力回路が差動回路により構成されている場合、単相回路である場合に比べ出力バッファ等が倍必要になり、消費電力の増加を招いてしまう。 - 特許庁

The Q output signal of the flip flop 602 and a control signal SCO are inputted to an AND gate circuit 603, and the gate output signal is inputted to the control terminal of the three state buffer 303.例文帳に追加

フリップ・フロップ６０２のＱ出力信号とコントロール信号ＳＣＯとをＡＮＤゲート回路６０３に入力し、そのゲート出力信号をスリーステート・バッファ３０３のコントロール端子に入力する。 - 特許庁

The output of the buffer 9 is inputted to an up- sampling circuit 17 and the time delay quantity up-samples the output at the frequency corresponding to the processing unit of the prescribed data and suppresses the aliasing noise.例文帳に追加

バッファ９の出力をアップサンプリング回路１７に入力し、時間遅延量が所定のデータの処理単位に対応した周波数でアップサンプリングすると共に、折り返し歪みを抑圧する。 - 特許庁

To provide a load adaptive type low noise output buffer in which an outside load condition, that is, the load of an output terminal can be sensed, and current driving abilities can be adjusted by itself, and a semiconductor device having this device.例文帳に追加

外部負荷条件、即ち出力端の負荷を感知して自ら電流駆動能力が調節される負荷適応型の低雑音出力バッファ及びそれを有する半導体装置を提供する。 - 特許庁

By comparing a detected voltage at a detection position connected to an output end of the buffer circuit with a bias voltage, outputs of the first and the second output circuits are switched over and supplied to a display.例文帳に追加

そして、当該バッファ回路の出力端につながる検出位置の検出電圧とバイアス電圧とを比較して、第１、第２出力回路の出力を切り替えてディスプレイに供給する。 - 特許庁

To provide a buffer circuit and its control method which can prevent output characteristics from becoming unstable by controlling the timing that switches output switching elements from an off-state to an on-state.例文帳に追加

出力スイッチング素子をオフ状態からオン状態に切り替えるタイミングを制御し、出力特性が不安定になることを抑制することができるバッファ回路及びその制御方法を提供する。 - 特許庁

A determination circuit activates a detection signal in response to a fact that a replica output signal outputted from the replica buffer circuit synchronizing with the check signal is delayed to the reference output signal.例文帳に追加

判定回路は、チェック信号に同期してレプリカバッファ回路から出力されるレプリカ出力信号が基準出力信号より遅いことを検出したことに応答して検出信号を活性化する。 - 特許庁

A buffer 100 performs output in normal delay at the time of normal operation, but when hold margin is inspected, output is performed delaying an input clock with delay quantity being larger than the normal delay.例文帳に追加

バッファ１００は通常の動作時は通常遅延で出力を行なうが、ホールドマージンを検査する場合には、通常遅延よりも大きい遅延量で入力クロックを遅延させて出力する。 - 特許庁

The waveform data read out from the buffer memory 30 is output to the mixer through the mute circuit 32, but the waveform data muted by the mute circuit 32 is output to the mixer during mute is instructed.例文帳に追加

バッファメモリ３０から読み出された波形データはミュート回路３２を経てミキサに出力されるが、ミュートが指示される間は、ミュート回路３２によってミュートされた波形データがミキサに出力される。 - 特許庁

To realize an output buffer circuit capable of driving an output pad with a optimum driving force in normal operation mode and test operation mode in a semiconductor device for system in package.例文帳に追加

システムインパッケージ用の半導体装置において通常動作モード時およびテスト動作モード時において最適な駆動力で、出力パッドを駆動することのできる出力バッファ回路を実現する。 - 特許庁

A CPU 56 of a main board 31 sends out performance control command data for instructing a game performance through an output port 571 and an output buffer circuit 63, to a general performance board 90.例文帳に追加

主基板３１のＣＰＵ５６は、出力ポート５７１および出力バッファ回路６３を介して遊技演出を指示するための演出制御コマンドデータを総合演出基板９０に送出する。 - 特許庁

The CPU 56 of a main substrate 31 sends out presentation control command data for instructing game presentation through an output port 571 and an output buffer circuit 63 to a general presentation substrate 90.例文帳に追加

主基板３１のＣＰＵ５６は、出力ポート５７１および出力バッファ回路６３を介して遊技演出を指示するための演出制御コマンドデータを総合演出基板９０に送出する。 - 特許庁

Based on the result of the comparison by the above data determination circuit 108, an output data control circuit 109 outputs the information stored in each of the two or more memory cells through an output buffer 115.例文帳に追加

上記データ判定回路１０８の比較結果に基づいて、出力データ制御回路１０９は、複数のメモリセルの各々に記憶された情報を出力バッファ１１５を介して出力する。 - 特許庁

A first output buffer 18 fixes a potential V2 of a second terminal P2 to a predetermined first voltage VL1 when a first signal S1' is at a high level, and output thereof becomes high impedance when the first signal is at a low level.例文帳に追加

第１出力バッファ１８は、第１信号Ｓ１’が、ハイレベルのとき、第２端子Ｐ２の電位Ｖ２を所定の第１電圧ＶＬ１に固定し、ローレベルのとき、出力がハイインピーダンスとなる。 - 特許庁

Further, the offset regulation circuit is equipped with the offset cancel circuit wherein either of the output common mode voltage and the differential output is inputted to control a buffer circuit 41 with correction function so as to cancel the differential signal of both of them.例文帳に追加

また、出力コモンモード電圧と、差動出力の一方を入力し、両者の差信号をキャンセルするように補正機能付きバッファ回路４１を制御するオフセットキャンセル回路とを具備する。 - 特許庁

The driving device receives input voltage at an input terminal and generates an output voltage at the output terminal and is provided with an output buffer 21, electrically connected between the input terminal and the output terminal and an operational amplifier 22, which is electrically connected between the input terminal and the output terminal and is selectively turned on to, drive the output voltage at equal level as that of the input voltage.例文帳に追加

入力端子で入力電圧を受け取り、出力端子で出力電圧を発生する駆動装置であって、入力端子と出力端子の間に電気的に接続された出力バッファ２１と、入力端子と出力端子の間に電気的に接続され、選択的にオンされ、出力電圧を入力電圧に等しいレベルに駆動するオペアンプ２２とを備えてなる。 - 特許庁

In the output buffer circuit for binary signal output provided with an output circuit for outputting the binary signals of a high voltage signal and a low voltage signal corresponding to an input signal, this circuit is provided with a control means 1 for drive ability for lowering the drive ability of the output circuit in comparison with the maintenance time of an output signal OUT in the case of inverting the output signal OUT.例文帳に追加

入力信号に応じて高電圧信号、低電圧信号の２値信号を出力する出力回路を備えた２値信号出力用の出力バッファ回路において、出力信号ＯＵＴの反転時に出力信号ＯＵＴの維持時に比べて、出力回路のドライブ能力を低能力状態とするドライブ能力の制御手段１を装備する。 - 特許庁

In the PLL circuit where the frequency of an oscillated output is controlled in response to the result of phase comparison between a fed-back oscillation output and an input signal, an LPF 3 integrates the oscillated output and an output in response to the result of comparison between the integrated output and two threshold values of a Schmitt trigger buffer 6 is applied to a phase comparator circuit 1.例文帳に追加

フィードバックされる発振出力と入力信号との位相比較結果に応じて発振出力の周波数を制御するＰＬＬ回路において、発振出力をＬＰＦ３で積分し、この積分出力についてシュミットトリガ型のバッファ６の２つの閾値との比較結果に応じた出力を位相比較回路１に印加する。 - 特許庁

Replica output buffers 120, 121 having the same input output characteristic as that of an output buffer 180 respond to a leading of a TEST signal generated by a test pulse generating circuit 110, raises an output signal at a slew rate in response to a voltage of an SL_SET signal and falls down the output signal at a slew rate in response to a voltage of a CNT signal.例文帳に追加

出力バッファ１８０と同一の入出力特性を有するレプリカ出力バッファ１２０、１２１は、テストパルス生成回路１１０が生成したＴＥＳＴ信号の立ち上がりに応答し、ＳＬ＿ＳＥＴ信号の電圧に応じたスルーレートで出力信号を立ち上げ、ＣＮＴ信号の電圧に応じたスルーレートで出力信号を立ち下げる。 - 特許庁

The device 10 is provided with two input buffers 12 and 14, three change-over switches 16, 18 and 20, a sequence buffer 22, a dummy picture generation part 24, a re-stamping processing part 26, an output buffer 28 and a control part 30.例文帳に追加

データストリーム切替装置１０は、２つの入力バッファ１２，１４、３つの切替スイッチ１６，１８，２０、シーケンスバッファ２２、ダミーピクチャ生成部２４、リスタンプ処理部２６、出力バッファ２８及び制御部３０を備えて構成される。 - 特許庁

The source-follower-type analogue buffer with an active load, the new compensating operation and the display with the source-follower-type analogue buffers are provided to reduce an error voltage which is a difference between an input voltage and an output voltage of the analogue buffer.例文帳に追加

能動負荷を備えるソースフォロワー型アナログバッファ、新しい補償動作、および該ソースフォロワー型アナログバッファを複数備えたディスプレイを、アナログバッファの入力電圧と出力電圧の差である誤差電圧を抑制するべく、提供する。 - 特許庁

In the case of transfer of audio data from a host to the audio data output device, control of data transfer relating to a reception buffer and a reproducing buffer and control of a reception part and a processing part (DSP) are performed by control of a reproducing control part.例文帳に追加

ホストからオーディオデータ出力装置へのオーディオデータの転送の場合は、再生制御部の制御により受信バッファおよび再生バッファに係るデータ転送の制御と、受信部および処理部（ＤＳＰ）の制御を行う。 - 特許庁

Then the line having the quotation mark at the head is composed in an image buffer 6, whose contents are displayed on the screen of a display device 1 or copied to a print buffer 7 and printed on an output device 3.例文帳に追加

次に、ある引用符が先頭に付く行を背景色とともに画像バッファ６に合成し、画像バッファ６の内容を表示装置１の画面に表示したり、印刷バッファ７にコピーして出力装置３から印刷する。 - 特許庁

Power supply selecting mechanisms 120, 128 are so switched by an output 110 from the second buffer 108 that the higher power supply voltage V_ddh or reduced power supply voltage V is selectively passed to the first buffer 104.例文帳に追加

第２のバッファ１０８からの出力１１０が、より高い電源電圧Ｖ_ｄｄｈまたは低下させた電源電圧Ｖを第１のバッファ１０４に選択的に渡すように電源選択機構１２０、１２８を切り替える。 - 特許庁

The data throughput of the input side of the buffer memory 1 is measured, and then used memory capacity (threshold) at which a read of data output from the buffer memory 1 should be started is increased when the data throughput decreases, and decreased when increases.例文帳に追加

バッファメモリ１の入力側のデータスループットを測定して、そのデータスループットが低下したときに、バッファメモリ１からのデータ出力の読み出しを開始すべき使用メモリ容量（閾値）を増大させ、上昇したときに減少させる。 - 特許庁

A buffer memory controller 68 writes the sample data of one sampling time part inputted through an input/output path 69 in the buffer memories 64, 66 in the time of one sampling the microcomputer 14 occupies the bus 56 for performing the program.例文帳に追加

マイコン１４がプログラムを実行するためにバス５６を専有する１サンプル内の時間に、バッファメモリ制御装置６８は入出力経路６９を経て入力される１サンプル時間分のサンプルデータをバッファメモリ６４，６６に書き込む。 - 特許庁

The voltages on the negative electrode side of the selected cells are input to a non-inversion terminal of a buffer amplifier 32 with high input impedance, and the voltage Vy1 output from the buffer amplifier 32 is input to an inversion terminal of the amplifier 36.例文帳に追加

また、選択された電池の負極側の電圧が入力インピーダンスが高いバッファアンプ３２の非反転端子に入力され、バッファアンプ３２から出力された電圧Ｖｙ１がアンプ３６の反転端子に入力される。 - 特許庁

The resource port 3411 monitors the output and end of the printing job stored in a buffer 3415 at the point of time, and in the case that the buffer 3415 becomes empty, stores received resource data in the storage area 3419 of the printer and updates the resource.例文帳に追加

リソースポート3411は、その時点でバッファ3415に格納された印刷ジョブが出力され終わることを監視し、バッファ3415が空になった場合に、受信したリソースデータを印刷装置の格納領域3419に格納し、リソースを更新する。 - 特許庁

The buffer amplifier is connected to an output circuit of the microphone, and also equipped with constant-current diodes 21 and 22 as loads, and biasing resistances 11 and 12 of the buffer amplifier are used in common as power supply resistances of a phantom power source.例文帳に追加

マイクロホンの出力回路に緩衝増幅器が接続され、緩衝増幅器は負荷として定電流ダイオード２１，２２を備え、緩衝増幅器のバイアス用抵抗１１，１２をファントム電源の供給抵抗として共用する。 - 特許庁

Moreover, the evaluation test apparatus includes control means which controls to output the measurement result signals by successively driving the plurality of second buffer amplifiers while applying the test load signals from the plurality of first buffer amplifiers.例文帳に追加

さらに、前記複数の第１のバッファアンプから前記試験負荷信号を印加させながら、前記複数の第２のバッファアンプを順次駆動して前記測定結果信号を出力させるよう制御する制御手段を備えている。 - 特許庁

The vertical scan circuit 12 includes: buffer circuits B1-B3 forming an output circuit that outputs the drive signals ϕRES, ϕTX, ϕSEL; and a signal generation circuit 20 including digital circuits other than the buffer circuits B1-B3.例文帳に追加

垂直走査回路１２は、駆動信号φＲＥＳ，φＴＸ，φＳＥＬを出力する出力回路をなすバッファ回路Ｂ１〜Ｂ３と、バッファ回路Ｂ１〜Ｂ３以外のデジタル回路を含む信号生成回路２０とを有する。 - 特許庁

The output level fixing circuit 113 is serially connected between the amplifier 111 and the buffer 112, receives the input signal amplified by the amplifier 111, converts it into a logical level signal and outputs it to the buffer 112.例文帳に追加

出力レベル固定回路１１３は、増幅器１１１とバッファー１１２との間に直列に接続されており、増幅器１１１で増幅された入力信号を受けて論理レベル信号に変換しバッファー１１２へ出力する。 - 特許庁

When a request for performing image-processing again from a top of a band is acquired, the output section outputs the line information stored in the backup buffer memories to the image processing section instead of the line information stored in the line buffer memories.例文帳に追加

バンドの先頭から再度画像処理をするための要求を取得した場合、出力部は、ラインバッファメモリに保存されているライン情報に代えて、バックアップバッファメモリに保存されているライン情報を画像処理部に出力する。 - 特許庁

The auxiliary driving device 500 makes a VA, a VB or a non-voltage to be outputted from a three-state buffer changeover part 520 by signals from an auxiliary control part 540 and amplifies it in an auxiliary buffer amplifier 530 to output it from an ON/OFF switch 510.例文帳に追加

補助駆動装置５００では、補助コントロール部５４０からの信号により、３状態緩衝切換部５２３からＶＡ、ＶＢ又は無電圧を出力し、補助バッファアンプ５３０により増幅し、オンオフスイッチ５１０から出力させる。 - 特許庁

As source supply voltage of the buffer circuit IC0, a voltage is used which allows an intermediate value of high-potential voltage and low-potential voltage of the output from the comparator OP1 which is substantially equal to the threshold of the input voltage of the buffer circuit IC0.例文帳に追加

コンパレータＯＰ１から出力される出力の高電位レベルの電圧と低電位レベルの電圧との中間値がバッファ回路ＩＣ０の入力電圧のほぼ閾値となる電圧をバッファ回路ＩＣ０の電源電圧とする。 - 特許庁

To attain the high speed of a synchronous DRAM(dynamic type random access memory) or the like by suppressing the generation of hot carriers in a data input buffer and a data output buffer or the like without incurring an access delay especially at the munimum side of an external power source voltage VDD.例文帳に追加

特に外部電源電圧ＶＤＤのミニマム側でのアクセス遅延を招くことなく、データ入力バッファ及びデータ出力バッファ等におけるホットキャリアの発生を抑制し、シンクロナスＤＲＡＭ等の高速化を図る。 - 特許庁