「output buffer」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

The set value of the quantizer is adapted in order to realize the constant encoder output of the bit rate corresponding to real filling level of the VLC buffer.例文帳に追加

ＶＬＣバッファの実際の充填レベルに対応し、量子化器の設定値は一定のビットレートの符号化器出力を達成するために適応される。 - 特許庁

The encoded data of the programs included in the television signals output from the background tuner are tentatively stored in a buffer part 18 for changeover for each program.例文帳に追加

バックグラウンドチューナが出力するテレビジョン信号に含まれる番組の符号化データは、番組ごとに切り換え用バッファ部１８に一時記憶される。 - 特許庁

An output of the TCXO 4 is supplied to many loads such as the CPU 1 and other devices 6 as a common system clock 5a through a buffer 5.例文帳に追加

ＴＣＸＯ４の出力をバッファ５を経由して、ＣＰＵ１や他のデバイス６などの多数の負荷へ共通のシステムクロック５ａとして供給する。 - 特許庁

A buffer circuit 8 applies an output voltage VOUT2 as a reference signal determined by the reference voltage VREF1 to a source of the semiconductor device Q1.例文帳に追加

バッファ回路８は基準電圧ＶＲＥＦ１により決定される基準信号となる出力電圧ＶＯＵＴ２を半導体デバイスＱ１のソースに付与する。 - 特許庁

As the photographing and transmitting sides, predetermined processing is performed to the photographed video image by a signal processing means 2 and its output signal is once stored in a buffer memory 3.例文帳に追加

撮影、送信側として、信号処理手段２で撮影した映像に所定の処理を施し、その出力信号をバッファメモリ３に一旦蓄える。 - 特許庁

To provide a semiconductor memory device that can optimize the layout area by simplifying the circuit structure, and a data output buffer of the same device.例文帳に追加

回路構成を簡単化してレイアウト面積を最適化することができる半導体メモリ装置及びその装置のデータ出力バッファを提供する。 - 特許庁

The output buffer 6 receives parallel digital data converted by the A/D converter, converts the parallel data into serial data and gives the data to the computer 4.例文帳に追加

出力バッファ６は、変換器３で変換されたビットパラレルのデジタル出力を入力し、シリアルデータに変換して計算機４に出力する。 - 特許庁

The buffer 107 stores the packet data required for re-transmission and the new packet data not required for re-transmission temporarily and generates as an output at prescribed timing.例文帳に追加

バッファ１０７は、再送要求されたパケットデータと再送要求されていない新規なパケットデータとを一時的に蓄積して所定のタイミングにて出力する。 - 特許庁

The push-pull amplifier includes a differential amplifier 1, a voltage buffer amplifier 2, a voltage inversion circuit 9, a level shifting circuit 3, and an output amplifier circuit 4.例文帳に追加

この発明は、差動増幅器１と、電圧バッファアンプ２と、電圧反転回路９と、レベルシフト回路３と、出力増幅回路４と、を備えている。 - 特許庁

An impedance measuring circuit 5 measures impedance values of reference transistors of the same transistor size among a plurality of transistors constituting the output buffer circuit.例文帳に追加

インピーダンス測定回路５において、出力バッファ回路を構成する複数のトランジスタのうちトランジスタサイズが同じ基準トランジスタのインピーダンス値を測定する。 - 特許庁

Most client applications need not use this function because the output buffer is automatically flushed as needed by calls to XPending,XNextEvent, and XWindowEvent.例文帳に追加

出力バッファはXPending ,XNextEvent ,XWindowEventを呼ぶことにより必要に応じて自動的にフラッシュされるので、ほとんどのクライアントアプリケーションはこの関数を使う必要は無い。 - XFree86

If there are no events in the queue, XEventsQueued flushes the output buffer,attempts to read more events out of the application's connection, and returns the number read.例文帳に追加

キューにイベントが入っていなければ、XEventsQueuedは出力バッファをフラッシュし、アプリケーションの接続の中からさらにイベントを読み出そうと試み、読み出せた数を返す。 - XFree86

If there are no events in the queue, XEventsQueued attempts to read more events out of the application's connection without flushing the output buffer and returns the number read.例文帳に追加

キューにイベントが入っていなければ、XEventsQueuedは出力バッファをフラッシュせずに、アプリケーションの接続からイベントを読み出そうと試み、読み出すことができた数を返す。 - XFree86

A part regarded as the printer control code by the data analysis/extraction part 3 is ciphered by a ciphering part 4 and the ciphered part is sent to an output buffer 5.例文帳に追加

データ解析／抽出部３によりプリンタの制御コードとみなされた部分は暗号化部４により暗号化処理され、出力バッファ５に送られる。 - 特許庁

A control signal to control the operation frequency of each output buffer is generated depending on the flow rate of ATM cells passing an ATM switch.例文帳に追加

ＡＴＭスイッチを通過するＡＴＭセルの流量によって、各出力バッファの動作周波数を制御するための制御信号を生成する。 - 特許庁

To improve input/output efficiency even in equipment capable of having only a small buffer pool by enabling a user program to intervene.例文帳に追加

ユーザ・プログラムが介入することができ、この結果小さいバッファプールしか持つことができない機器においても良い入出力効率をもたらすこと。 - 特許庁

To provide an output buffer circuit which drives a plurality of devices having different speeds at proper operation speeds with low power consumption with small noise.例文帳に追加

動作速度の異なる複数のデバイスを適正な動作速度及び低消費電力で少ないノイズで駆動可能な出力バッファー回路を提供する。 - 特許庁

To provide an operational tansconductance amplifier for an output buffer, which can reduce the power consumption and enhance the drive capability.例文帳に追加

電力の消費量を減少させ、かつ駆動能力を向上させることができる出力バッファ用演算トランスコンダクタンス増幅器を提供すること。 - 特許庁

The data stored in the data buffer 4 is read out by a correction computation part 5, and a sub-field coordinate under drawing is output to a test piece table control unit 14.例文帳に追加

バッファ４に格納されたデータは補正演算部５で読み出し試料台制御部１４へ現在描画中のサブフィールド座標を出力する。 - 特許庁

When a command for recording a still image is received at an operation input section 25, a control section 26 selects a buffer memory 21 for storing image data corresponding to the motion picture displayed at a display section 16 among three buffer memories 21, and supplies an output select signal indicative of that buffer memory 21 to a selector 22.例文帳に追加

制御部２６は、操作入力部２５により静止画像の記録の指令が受け付けられたときに、表示部１６に表示されている動画像に対応する画像データを記憶するバッファメモリ２１を、３つのバッファメモリ２１の中から選択し、そのバッファメモリ２１を表す出力選択信号をセレクタ２２に供給する。 - 特許庁

A data communication apparatus adjusts the timing of the operation of data processing of a CODEC section 31 and a MODEM section 23 which carry out output processing of the jitter buffer 35 and processing of data sequentially outputted from the jitter buffer 35 in accordance with the amount of stored data in the jitter buffer 35 which temporarily stores data obtained from the received voice packet.例文帳に追加

受信した音声パケットから得られたデータを一時的に蓄積するジッタバッファ３５の蓄積データ量の大小に応じて、このジッタバッファ３５の出力処理、並びにこのジッタバッファ３５から順次出力されるデータを処理するコーデック部３１及びモデム部２３のデータ処理の動作タイミングを調整するものとした。 - 特許庁

Since a trace buffer control part 23 temporarily stores a trace packet generated by the trace information from the trace detection part 21 in a trace buffer 17 and a trace data output part 24 reads the trace information from the trace buffer 17 and supplies an emulator 13 with it, the emulator 13 stores the trace information in a trace memory 13a.例文帳に追加

トレースバッファ制御部２３は、トレース検出部２１からのトレース情報より生成されたトレースパケットをトレースバッファ１７に一時的に記憶し、トレースデータ出力部２４がトレースバッファ１７からトレース情報を読み出してエミュレータ１３に供給するので、エミュレータ１３がトレース情報をトレースメモリ１３ａに記憶する。 - 特許庁

As a result, an output from the buffer circuit 6 is forcibly fixed at a voltage level corresponding to a logic value of zero which prevents the feedback of the residual voltage at the input terminal of the buffer circuit 6 to the power line of the TCXO 1 and minimizes the power consumption of the buffer circuit 6 in terms of series connection.例文帳に追加

こうすることにより、バッファ回路６の出力を論理“０”に相当する電圧レベルに強制的に固定し、バッファ回路６の入力端の残留電圧がＴＣＸＯ１の電源ラインに帰還されないようにすると共に、直流的にもバッファ回路６を電力消費最小の状態にする。 - 特許庁

The asynchronous packer includes a write buffer commonly used for an asynchronous bridge and for upsizing, to buffer a write channel data; and first and second asynchronous packing controllers which control channel compaction according to first and second clocks, respectively, regarding the write channel data input/output to/from the write buffer during burst write.例文帳に追加

非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。 - 特許庁

The asynchronous unpacker includes a read buffer commonly used for an asynchronous bridge and for upsizing to buffer a read channel data; and first and second asynchronous unpacking controllers which control channel compaction according to the first and second clocks, respectively, regarding the read channel data input/output to/from the read buffer during burst read.例文帳に追加

また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。 - 特許庁

This cable for connecting a device and a device consists of an interface buffer 11, a resistor 12 for level adjustment between the input and output terminals of the buffer 11 and a resistor 13 for impedance adjustment between the input terminal of the buffer 11 and ground, and each of the resistors is a variable resistor.例文帳に追加

装置と装置とを接続するレベル／インピーダンス調整インタフェース付きケーブルにおいて、インタフェースバッファと、該インタフェースバッファの入出力端間のレベル調整用抵抗器と、前記インタフェースバッファの入力端と接地間のインピーダンス調整用抵抗器とから構成され、前記各抵抗器は可変抵抗器であることを特徴とする。 - 特許庁

Further, a power source provided for a final-stage buffer circuit disposed at the final stage of an output side to the scanning lines among buffer circuits is a power source independent of a power source for the scanning line driving circuit for driving the scanning line driving circuit except the power source for the final-stage buffer circuit.例文帳に追加

更に、バッファ回路のうち走査線への出力側の最終段に位置する最終段バッファ回路に供給される最終段バッファ回路用電源は、該最終段バッファ回路用電源を除く走査線駆動回路を駆動するための走査線駆動回路用電源から独立した電源である。 - 特許庁

The power supply unit 13 includes: a command buffer 22 for storing the commands collectively output from the CPU 10; and control sections (a command buffer control section 23, a command control section 24, and a control execution section 25) for sequentially reading the commands stored in the command buffer 22, and sequentially executing the controls corresponding to the read commands.例文帳に追加

電源ユニット１３は、ＣＰＵ１０から一括して出力されるコマンドを記憶するコマンドバッファ２２と、コマンドバッファ２２に記憶されたコマンドを順次読み出し、読み出したコマンドに応じた制御を順次行う制御部（コマンドバッファ制御部２３、コマンド制御部２４、及び制御実行部２５）を備える。 - 特許庁

A semiconductor integrated circuit includes: a DLL control means configured to generate a buffer enable signal, the buffer enable signal being a pulse signal that is periodically enabled when a smart power down signal is enabled; and a DLL circuit configured to control a phase of an external clock signal in response to the buffer enable signal to generate an output clock.例文帳に追加

本発明の半導体集積回路は、スマートパワーダウン信号がイネーブルされると、周期的にイネーブルされるパルス信号であるバッファイネーブル信号を生成するＤＬＬ制御手段；及び、バッファイネーブル信号に応じて外部クロックの位相を制御して、出力クロックを生成するＤＬＬ回路を含む。 - 特許庁

To provide an output signal for an LSI that can automatically and properly adjust a leading time/a trailing time of an output waveform and avoid an operation defect with respect to interface timing with an external component even when an external load capacity of an output buffer circuit is increased more than an expected capacity.例文帳に追加

出力バッファ回路の外部負荷容量が予想以上に大きくなった場合でも、出力波形の立上がり時間／立下がり時間の値を自動的に適正に調整し、外部部品とのインターフェースタイミングに関する動作不具合を回避する。 - 特許庁

Input voltage of external data is clamped by a clamp circuit 11 to be output voltage V1 and outputted as output voltage Vo to a signal output terminal VOUT through a buffer composed of serially connected two inverter circuits U1 and U2.例文帳に追加

外部データの入力電圧Ｖｉがクランプ回路１１でクランプされて出力電圧Ｖ１となり、直列に接続された２つのインバータ回路Ｕ１，Ｕ２からなるバッファを介して、出力電圧Ｖｏとして信号出力端子ＶＯＵＴへ出力される。 - 特許庁

When a test-enable signal TE is disabled, the Nch insulated gate type field effect transistor NT1 is turned off; the output of the buffer BUFF1 reaches high impedance; and the scan output signal shut-off means 3 statically shuts off a scan output signal SO.例文帳に追加

テストイネーブル信号ＴＥがディセーブル状態のとき、Ｎｃｈ絶縁ゲート型電界効果トランジスタＮＴ１がオフしてバッファＢＵＦＦ１の出力がハイインピーダンス状態となり、スキャン出力信号遮断手段３がスキャン出力信号ＳＯをスタティックに遮断する。 - 特許庁

This output buffer circuit delays an input signal IN by connecting in series delay circuits 11 to 14 with feedback which vary in delay time according to the load placed on an output terminal 2 on the basis of an output signal OUT obtained through a feedback path L1.例文帳に追加

フィードバック経路Ｌ１を介して得られる出力信号ＯＵＴの電位基づき、出力端子２にかかる負荷に応じて各々の遅延時間が変化するフィードバック付遅延回路１１〜１４は直列に接続されて入力信号ＩＮを遅延させる。 - 特許庁

The output of the NAND8 and NOR9, controlling switching operation of the driving force enforcement buffer 5, varies corresponding to the tilt of the output transition of the output terminal 4, the gain becomes high when the tilt is sharp, and becomes low when the tilt is gradual.例文帳に追加

駆動力増強バッファー５のスイッチング動作を制御するＮＡＮＤ８およびＮＯＲ９の出力は、出力端子４の出力遷移の傾きに応じて変化し、そのゲインは出力遷移の傾きが急なときは高く、傾きが緩やかなときは低くなる。 - 特許庁

Since data inputted into the terminal 1 of the input/output circuit 10 is outputted from the terminal 2 via an output circuit 223 from an input buffer 13 and a gate control part 22 of an input/output circuit 20, the input/output circuits 10 and 20 can be tested through program processing without going through the internal bus B.例文帳に追加

そして、入出力回路１０の端子１に入力されたデータが入力バッファ１３および入出力回路２０のゲートコントロール部２２のセレクタ２２２から出力回路２２３を介して端子２から出力されるので、プログラム処理による内部バスＢを介することなく入出力回路１０，２０のテストが可能になる。 - 特許庁

An output buffer circuit (1) is constituted, which includes: a feedback amplifier circuit (2); an output circuit (3) which supplies an external output signal to an output node (N1) in response to an internal signal to be supplied from the feedback amplifier circuit (2); and a feedback shielding circuit (4) which prohibits supply of a feedback signal to the feedback amplifier circuit (2).例文帳に追加

帰還増幅回路（２）と、帰還増幅回路（２）から供給される内部信号に応答して出力ノード（Ｎ１）に外部出力信号を供給する出力回路（３）と、帰還増幅回路（２）に対する帰還信号の供給を禁止する帰還遮断回路（４）とを具備する出力バッファ回路（１）を構成する。 - 特許庁

The input buffer circuit is provided with a differential amplifier 21 that generates an output signal to an output node in response to an input signal and a reference voltage, a current supply means 23 to reduce a leading time of the output signal of the differential amplifier 21, and a current discharge means 25 that reduces a trailing time of the output signal of the differential amplifier 21.例文帳に追加

入力信号と基準電圧に応答して出力ノードに出力信号を発生する差動増幅器と、差動増幅器の出力信号の立上り時間を縮めるための電流供給手段と、差動増幅器の出力信号の立下り時間を縮めるための電流排出手段とを具備する。 - 特許庁

An output circuit 10 comprises a latch circuit 11 latching the data synchronizing with a clock, a phase difference adjusting circuit 12 which can adjust difference between a rise phase and a fall phase of an output of the circuit 11 responding to a control signal, and an output buffer 13 to which an output of the circuit 12 is supplied.例文帳に追加

出力回路１０はクロックに同期して上記データをラッチするラッチ回路１１と、回路１１の出力の立ち上がり位相と立ち下がり位相の差を制御信号に応答して調整可能な位相差被調整回路１２と、回路１２の出力が供給される出力バッファ回路１３とからなる。 - 特許庁

A duty rate detection control part detects whether the duty rate of the output signal of a buffer for duty rate adjustment for adjusting the duty rate of a pulse signal to be supplied from an oscillation circuit or the like is larger or smaller than a target value based on the output signal of the buffer for duty rate adjustment and its inversion signal.例文帳に追加

デューティ比検出制御部は、発振回路等から供給されるパルス信号のデューティ比を調整するデューティ比調整用バッファの出力信号とその反転信号に基づいて、デューティ比調整用バッファの出力信号のデューティ比が目標値よりも大きいのか、小さいのかを検出する。 - 特許庁

The test circuit TC includes a transmission buffer TXB for test to accumulate transmission data signals from a test input terminal TPI at a frequency CF2 lower than at the frequency CF1, and a reception buffer RXB for test to output the reception data signals to a test output terminal TPO at the frequency CF3 lower than at the frequency CF1.例文帳に追加

テスト回路ＴＣは、テスト入力端子ＴＰＩからの送信データ信号をＣＦ１よりも遅い周波数ＣＦ２で蓄積するテスト用送信バッファＴＸＢと、受信データ信号をＣＦ１よりも遅い周波数ＣＦ３でテスト出力端子ＴＰＯに出力するテスト用受信バッファＲＸＢを含む。 - 特許庁

The controller 100, which generally manages and controls the respective sections of the decoding device, is constituted to prevent the PCM data stored in the output buffer 30 from being depleted by detecting the residual amount of the PCM data accumulated in the output buffer 30 and controlling the decode processing in the decoder 20 according to the detection result.例文帳に追加

制御部１００は、当該復号装置の各部を統括して制御するものであって、出力バッファ３０に蓄積されるＰＣＭデータの残量を検出し、この検出結果に応じて、デコーダ２０におけるデコード処理を制御して、出力バッファ３０に記憶されるＰＣＭデータが枯渇しないようにしたものである。 - 特許庁

The the first voltage source 8 is added to the first integrated circuit 6, the second voltage source 9 is added to the second integrated circuit 7, and outputs therefrom are input into the measuring instrument 15 through the measured output switching relay 14, via the first input switching relay 10 and the third buffer 12, the second output switching relay 11 and the fourth buffer 13.例文帳に追加

第１集積回路６には第１電圧源８を、第２集積回路７には第２電圧源９を追加し、この出力が第１出力切換リレー１０と第３バッファ１２及び第２出力切換リレー１１と第４バッファ１３を経て、被測定出力切換リレー１４を通して測定器１５に入力する。 - 特許庁

The level holding circuit is provided with a buffer amplifier circuit 1 wherein signals are inputted to a noninverted input terminal 5, and two holding circuit parts 2 and 3 whose input terminal is connected to the output terminal 7 of the buffer amplifier circuit 1 and which hold the maximum value or minimum value of signals outputted from the output terminal 7.例文帳に追加

レベル・ホールド回路は、非反転入力端子５に信号が入力されるバッファアンプ回路１と、入力端子がバッファアンプ回路１の出力端子７に接続され、この出力端子７から出力された信号の最大値又は最小値を保持する２つのホールド回路部２，３とを有する。 - 特許庁

This character string output system includes an input-output processor 13 performing the reading of picture data from a frame buffer 11 to a buffer memory 14 and performing the writing back of the data from the memory 14 to the memory 11 and a control processor 15 performing the overwriting of a character pattern and performs processings to one character in the order of a reading, an overwriting and a writing back.例文帳に追加

本文字列出力システムは、画像データの、フレームバッファ１１からバッファメモリ１４への読み込み、バッファメモリ１４からフレームバッファ１１への書き戻しを行なう入出力プロセッサ１３と、文字パターンの上書きを行なう制御プロセッサ１５とを含み、１つの文字に、読み込み、上書き、書き戻しの順に処理を施す。 - 特許庁

The liquid crystal display device includes a vertical driver 305 which has an output buffer 305A driving pixel cells 330 in a plurality of rows at the same time and a horizontal driver 306 having a selection switch 306A transmitting a video signal selectively in time series to the pixel cells 330 in the plurality of rows driven at the same time by the output buffer 305A.例文帳に追加

複数行の画素セル３３０を同時に駆動する出力バッファ３０５Ａを具備した垂直駆動部３０５と、出力バッファ３０５Ａで同時に駆動される複数行の画素セル３３０に時系列で選択的に映像信号を伝達する選択スイッチ３０６Ａを具備した水平駆動部３０６を備える。 - 特許庁