「output buffer」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

It is computed how many processing can be squeezed into the input process while the images are input by dividing an image input/output ring buffer time by the processing unit time ProcT.例文帳に追加

画像の入出力リングバッファ時間を処理単位時間ＰｒｏｃＴで割ることで、画像の入力中にいくつ処理が割り込めるかが算出される。 - 特許庁

To provide a VOQ(virtual output queue) controller capable of offering CBR service simultaneously as the lowest band assurance service in an input buffer type switch in a VOQ system.例文帳に追加

ＶＯＱ方式の入力バッファ型スイッチにおいて、最低帯域保証サービスと同時にＣＢＲサービスを提供することができるＶＯＱ制御装置を提供する。 - 特許庁

The capacitor C1 is connected to the non-inverted input terminal of a buffer amplifier 104, and the output terminal of the amplifier 104 is connected to the non-inverted input terminal of a differential amplifier circuit 105.例文帳に追加

緩衝増幅器１０４の非反転入力端子にコンデンサＣ１を接続し、出力端子は差動増幅回路１０５の非反転入力端子に接続する。 - 特許庁

First and second expanders 68, 69 expand the image information stored in the buffer memory 65 into uncompressed image information and output the expanded information to a print section 72.例文帳に追加

第１及び第２の伸張器６８，６９は、バッファメモリ６５に格納された画像情報を非圧縮の画像情報に伸張して、印画部７２に出力する。 - 特許庁

It is determined how many input lines are required (number LN of updating lines), the input lines being held in an input buffer for obtaining the next output line OL21a.例文帳に追加

次の出力ラインＯＬ２１ａを得るために入力バッファに保持されている入力ラインを何本更新する必要があるか（更新ライン数ＬＮ）の判定が行われる。 - 特許庁

An AV stream multiplexing control part 101 determines the addresses of data packets in a buffer by programs in multiplexing order and stores them in an output array data part 103.例文帳に追加

ＡＶストリーム多重化制御部１０１は、番組毎にそのデータパケットのバッファ上のアドレスを多重順に決定し、出力配列データ部１０３に格納する。 - 特許庁

The grounding resistance 13 is connected between a connection point N4 of the grounding line 12 and of a grounding potential input end of the output buffer circuit 14 and the grounding terminal PVss.例文帳に追加

接地抵抗１３は、接地線１２と出力バッファ回路１４の接地電位入力端との接続点Ｎ４と接地端子ＰＶｓｓとの間に接続されている。 - 特許庁

Then this ring buffer configuration executes forward processing (α arithmetic operation) and backward processing (β arithmetic operation) and realizes a circuit, that sequentially extracts a soft output decoding result.例文帳に追加

そして、このリングバッファ構成によりフォワード処理（α演算）、バックワード処理（β演算）を実行し、逐次的に、軟出力復号結果を抽出していく回路を実現する。 - 特許庁

This printer is so constituted that a heat history FPGA 20 and a line buffer development block 30 operate under the control of a master CPU 10 as an FPGA and the printing output operation can be carried out at a high speed.例文帳に追加

熱履歴ＦＰＧＡ２０及び行バッファ展開ブロック３０は、マスタＣＰＵ１０の制御下で動作するＦＰＧＡとし、印字出力処理を高速化する。 - 特許庁

Then a recording means 110 records an output of the buffer memory 140 to a recording medium and the recording means 110 outputs its recording state.例文帳に追加

そして、バッファメモリ１４０の出力を記録手段１１０によって記録媒体に記録するとともに、その記録状態を記録手段１１０から出力させる。 - 特許庁

The inverter circuit 302 is composed of an input inverter Tr1 using a high-resistance load R and an output buffer formed by connecting two transistors Tr2 and Tr3 in series.例文帳に追加

高抵抗負荷Ｒを用いた入力インバータＴｒ１と、２つのトランジスタＴｒ２，Ｔｒ３を直列接続した出力バッファとによりインバータ回路３０２を構成する。 - 特許庁

A PWM circuit 3 converts output data of a calculator 2 into a pulse width modulated signal, and outputs it to a load (speaker) 6 via a buffer amplifier 4 and a low-pass filter 5.例文帳に追加

ＰＷＭ回路３は演算器２の出力データをパルス幅変調信号に変換し、バッファアンプ４、ローパスフィルタ５を介して、負荷（スピーカ）６へ出力する。 - 特許庁

In a DRAM 1, a selector 34 selects data of one bit out of data of four bits read out from a memory section 33, and the data DO is given to a data output buffer 41.例文帳に追加

ＤＲＡＭ１において、セレクタ３４は、メモリ部３３から読出された４ビットのデータのうちの１ビットのデータを選択し、そのデータＤＯをデータ出力バッファ４１に与える。 - 特許庁

From the output of the clamping circuit, only a part of the synchronizing signal is removed in a slicing circuit 12 via a buffer circuit 11 and only the video signal is outputted.例文帳に追加

クランプ回路１０の出力はバッファ回路１１を介してスライス回路１２において同期信号の部分だけが取り除かれ、映像信号のみが出力される。 - 特許庁

In another embodiment, an output stage is provided with a push-pull buffer utilizing a single current source in order to reduce the power consumption of the element in a logic family.例文帳に追加

本発明の別の態様によれば、論理ファミリにおける素子の電力消費を低減するために、単一の電流源を利用するプッシュ・プル・バッファを出力段に備える。 - 特許庁

A first capacity Co is disposed between an output line OL(2i+1) of each buffer circuit BUF(2i+1) of the odd number and the bias line BL_E for even number.例文帳に追加

第１容量Ｃｏは、奇数番目の各バッファ回路ＢＵＦ（２ｉ＋１）の出力配線ＯＬ（２ｉ＋１）と、偶数用バイアスラインＢＬ＿Ｅとの間に設けられる。 - 特許庁

A voltage applied from an external battery power source 23 to an output terminal of the power semiconductor element 24 is fed to the buffer circuit 29 via a resistor element 28.例文帳に追加

バッファ回路２９には、外部のバッテリー電源２３からパワー半導体素子２４の出力端子に印加される電圧が抵抗型素子２８を介して供給される。 - 特許庁

To provide a high side driver for preventing the delay of processing caused by that a transmission buffer latches an output, and surely transmitting required data by using serial communication.例文帳に追加

送信バッファが出力をラッチすることによる処理の遅れを防止するとともに、シリアル通信を用いて必要なデータを確実に送信するハイサイドドライバを提供する。 - 特許庁

This switch 480 is turned on after completion of sufficient charging for the load capacity, thereby approximating an output voltage of the buffer amplifier 452 to an input voltage.例文帳に追加

負荷容量に対し十分な充電が終了した後にこのスイッチ４８０をオンすることで、バッファアンプ４５２の出力電圧をを入力電圧に近づける。 - 特許庁

The selector selects the data included in the requests whose connection requests are permitted to send these data to its corresponding output buffer part and also to send a select signal to a self-diagnostic part.例文帳に追加

セレクタは、接続要求が許可されたリクエスト内のデータを選択して、対応する出力バッファ部へ送出すると共に、セレクト信号を自己診断部に送出する。 - 特許庁

Within a CMOS image sensor, a means is configured which applies a test voltage signal to a component such as a column amplifier or an output buffer amplifier within the sensor.例文帳に追加

列アンプ、または出力バッファアンプなどの、ＣＭＯＳイメージセンサ内の構成要素に対して、テスト用の電圧信号を印加できる手段をセンサ内に構成する。 - 特許庁

A waveform chart data buffer 19 synchronizes the output of the auscultatory sound based on the measurement data of the cardiac sound and the display of the waveform chart based on the measurement data of the biological information.例文帳に追加

波形図データバッファ１９は、心音の測定データに基づく聴診音の出力と生体情報の測定データに基づく波形図の表示とを同期化する。 - 特許庁

To easily change an output buffer after its circuit design regardless of a simple configuration and also eliminate an externally mounted pull-up resistor and pull-down resistor.例文帳に追加

簡単な構成で、回路設計後の出力バッファの変更を容易に行うことができるとともに、外付けのプルアップ抵抗及びプルダウン抵抗の削除をも行うこと。 - 特許庁

From among the signals subjected to the delay compensation and output from the buffer circuits 3-1 to 3-N, the signals which belong to the same belonging pattern are added together by addition controllers 4-1 to 4-4.例文帳に追加

加算制御器4-1〜4-4は、バッファ回路3-1〜3-Nからの遅延補償された出力信号の中から同じ所属パターンに属するもの同士の加算処理を行う。 - 特許庁

An audio decoder 104 can narrow down interruption, that becomes trigger of synchronization determination processing, decode processing and buffer management processing to one output route where delay is minimized.例文帳に追加

オーディオデコーダ１０４は、同期判定処理、デコード処理、バッファ管理処理の契機となる割り込みを最も遅延が少ない１つの出力経路に絞ることができる。 - 特許庁

The command controlling parts output the address buffer controlling signal by being delayed from the clock signal when the delay controlling signal is in an active state and in a read command delay operating mode.例文帳に追加

コマンド制御部は、遅延制御信号がアクティブ状態であり、リード命令遅延動作モードのときに、クロック信号から遅延してアドレスバッファ制御信号を出力する。 - 特許庁

After the logic level of the CE* terminal is returned to H level and an output control signal BCON* becomes L level, the buffer 6 outputs the read data to a CPU bus 5.例文帳に追加

ＣＥ^* 端子の論理レベルがＨレベルに戻った後、出力制御信号ＢＣＯＮ^* がＬレベルになると、バッファ６はリードデータをＣＰＵバス５に出力する。 - 特許庁

One-line data read on the basis of the generated lighting signals are stored in a buffer until the encoder signals are output next from the encoder sensor.例文帳に追加

そして、生成された点灯信号に基づいて読み取られた１ライン分の読み取りデータを、前記エンコーダセンサから次にエンコーダ信号が出力されるまでにバッファに蓄積する。 - 特許庁

A circuit with hysteresis in input threshold voltage, for instance, an input buffer circuit 108 by 74HC14 is equipped on the output side of the noise filter circuit 106.例文帳に追加

また、ノイズフィルタ回路１０６の出力側には、入力スレッショルド電圧にヒステリシスを持つ例えば７４ＨＣ１４による入力バッファ回路１０５が設けられている。 - 特許庁

To provide a semiconductor device in which impedance matching in an output buffer circuit is rightly performed within the dummy cycles of a prescribed number regardless of the ON sequence of a power source.例文帳に追加

電源の投入シーケンスに依らず、所定回数のダミーサイクルの間に出力バッファ回路のインピーダンス合わせ込みが正しく行われる半導体装置を提供する。 - 特許庁

Since the feedback resistor 2 is in a cut state, output of the oscillation buffer 1 does not collide with trigger voltage that the voltage generation circuit 10 generates.例文帳に追加

このとき、帰還抵抗２を切断した状態であるので、発振バッファ１の出力とトリガ電圧発生回路１０が発生しているトリガ電圧とが衝突することは無い。 - 特許庁

Moreover, a current buffer 50 comprising MOS transistors M9, M10 of cascode connection is inserted between the voltage current conversion circuit 30 and the output bias circuit 40.例文帳に追加

更に、電圧電流変換回路３０と出力バイアス回路４０との間に、カスコード接続のＭＯＳトランジスタＭ９及びＭ１０からなる電流バッファ５０を挿入する。 - 特許庁

A digital output buffer circuit block 53a is constituted of the two stages of CMOS inverters 55-1 and 55-2 and a control circuit or element 4 is constituted of a CMOS selector circuit.例文帳に追加

デジタル出力バッファ回路ブロック５３ａは２段のＣＭＯＳインバータ５５−１，５５−２で構成され、制御回路乃至素子４はＣＭＯＳセレクタ回路で構成される。 - 特許庁

The bus widths of internal buses 147 and 148, the data input/output width of the circuit 145 and the buffer widths of circuits 1441-1444 are all set at 64 bits.例文帳に追加

ここで、内部バス１４７，１４８のバス幅、メモリＩ／Ｆ回路１４５のデータ入出力のデータ幅、並びにＦＩＦＯ回路１４４_1 〜１４４_4 のバッファ幅は共に６４ビットである。 - 特許庁

To provide a semiconductor device provided with an output buffer circuit which makes a circuit for adjusting impedance have a small area and can perform impedance adjustment at a high speed.例文帳に追加

インピーダンスを調整するための回路を小面積にするとともに高速なインピーダンス調整が可能な出力バッファ回路を備えた半導体装置を提供する。 - 特許庁

The address/data generator 9 generates a basic address, a basic data, and cycle information such as a cycle identification information, based on a program main body part PH, so as to be output to the buffer 10.例文帳に追加

アドレス／データ発生器９は、プログラム本体部ＰＨに基づいて、基本アドレス、基本データ、サイクル識別情報などのサイクル情報を発生し、バッファ１０に出力する。 - 特許庁

To provide a gradation voltage generation circuit which facilitates a design of an output stage in a CMOS amplifier design when a buffer amplifier is built in an LCD driver, or the like.例文帳に追加

バッファアンプをＬＣＤドライバに内蔵する場合等において、ＣＭＯＳアンプ設計における出力段設計を容易化する階調電圧発生回路の提供。 - 特許庁

In the receiving apparatus 20, an error is corrected on the video data from the transmitting apparatus 10 by error-correction buffer sections 23-1, 23-2 and the video data are output to a post-stage.例文帳に追加

受信装置２０では、送信装置１０からの映像データに対して誤り訂正バッファ部２３−１，２３−２で誤り訂正し、後段へ出力する。 - 特許庁

The processed signal is especially fed to a matrix section 24b via the buffer memory 22 and an output destination changeover section 240a by the processing of a display signal processing section 242a.例文帳に追加

信号処理部24では、画像の解像度または画像の読出し速度の設定のうち、優先するモードに応じた信号処理がシステム制御部16により行われる。 - 特許庁

A video read means 32 reads video data by a prescribed display time from a video recording unit 4 and stores the data to an output video queue buffer 36.例文帳に追加

映像読み出し手段３２は、映像用記録ユニット４から所定表示時間分の映像データを読み出して出力映像用キューバッファ３６に格納する。 - 特許庁

The transistors of an output buffer transistor group 20 of a gate array structure are so structured as to be electrically isolated from each other, whereby the body potentials of the transistors are set independent.例文帳に追加

ゲートアレイ構成の出力バッファ用トランジスタ群２０の各トランジスタを電気的に分離する構成を用いて各トランジスタのボディ電位を独立なものとする。 - 特許庁

To planarize a hetero-interface and improve high frequency characteristics and high output characteristics by providing an InGaAs or GaAs thin layer between a channel layer and a buffer layer at a specified distance from the channel layer.例文帳に追加

平坦なヘテロ界面を有し、優れた高周波特性、高出力特性を備えたＩｎＧａＡｓチャネルのダブルへテロ構造高電子移動度トランジスタを提供する。 - 特許庁

A decoding section 108 interprets code information stored in a buffer memory and converts the code information into an image processing algorithm to be loaded to the output image processing section 109.例文帳に追加

デコード部１０８は、バッファメモリに格納された前記コード情報を解釈して、前記出力画像処理部１０９にロードすべき画像処理アルゴリズムに変換する。 - 特許庁

The phase comparator circuit 1 compares the phase of the output of the buffer 6 with a phase of the input signal and controls the oscillated frequency of a VCO 4 depending on the result of phase comparison.例文帳に追加

位相比較回路１では、バッファ６の出力と入力信号との位相を比較し、この位相比較結果に応じてＶＣＯ４の発振周波数を制御する。 - 特許庁

The optical buffer circuit includes a light source 10, an inversion optical gate switch 11 to block the output light from the light source in accordance with a block control signal, and an optical bistable device 12.例文帳に追加

光バッファ回路は、光源１０と、遮断制御信号に応じて、光源の出力光を遮断する反転光ゲートスイッチ１１と、光双安定素子１２を有する。 - 特許庁