「output buffer」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

The current discharge means 25 discharges a current of the output node of the differential amplifier 21 to ground within a prescribed short time from the leading edge of the input signal in response to the input signal and the output signal from the buffer.例文帳に追加

電流排出手段は、入力信号とバッファの出力信号に応答して入力信号の立上りエッジから所定の短時間内に差動増幅器の出力ノードの電流を接地に排出する。 - 特許庁

A clock phase change means selects at least either a clock phase to an output register means disposed before an output buffer means for sending output signals to the semiconductor storage device or a clock phase to an input register means disposed behind an input buffer means for receiving input data from the semiconductor storage device.例文帳に追加

そして、半導体記憶装置への出力信号を送出する出力バッファ手段の前段に設けられた出力側レジスタ手段へのクロック位相、及び、半導体記憶装置からの入力データを受信する入力バッファ手段の後段に設けられた入力側レジスタ手段へのクロック位相の少なくとも一方を、クロック位相変化手段によって選定させることを特徴とする。 - 特許庁

This microcomputer comprises an output buffer 2 temporarily storing debug information outputted to an input terminal 5 to which a fixed potential is applied from the outside; a latch circuit 3 fetching the fixed potential to be applied to the input terminal 5, and latching and outputting it for an internal circuit; and a control circuit 4 exclusively controlling the output operation of the output buffer 2 and the fetching operation of the latch circuit 3.例文帳に追加

外部から固定電位が印加される入力端子５に対して出力するデバッグ情報を一時記憶する出力バッファ２と、入力端子５に印加される固定電位を取り込み内部回路向けにラッチ出力するラッチ回路３と、出力バッファ２の出力動作とラッチ回路３の取り込み動作とを排他的に制御する制御回路４とを備えている。 - 特許庁

To provide a two-output type TCXO having an excellent frequency characteristic and starting characteristic capable of electric-power saving, by solving a problem of power consumption of a buffer circuit of TCXO, providing the TCXO with a CMOS inverter buffer circuit, and optimizing the frequency characteristic and the starting characteristic of the buffer circuit in the two-output type TCXO.例文帳に追加

本発明は２出力型のＴＣＸＯにおいて前記ＴＣＸＯのバッファ回路が電力を消費する問題点を解決し、前記ＴＣＸＯがＣＭＯＳインバータバッファ回路を備えると共に、該バッファ回路の周波数特性及び起動特性を最適化したので、周波数特性及び起動特性に優れ省電力できる２出力型ＴＣＸＯを提供することを目的とする。 - 特許庁

A controller 10 uses the application in the emulation processing to receive packets generated between the communication terminals E1, E2 via input buffer memories 32, 42 to store each received packet respectively to packet storage memories 21, 22 for each stored delay time and transmits the packets via output buffer memories 43, 44 when the output buffer memories 43, 44 reach a storage available state.例文帳に追加

エミュレーション処理において、コントローラ１０は、上記アプリケーションを用いて通信端末装置Ｅ１，Ｅ２間で複数のパケットを発生し、発生された各パケットを入力バッファメモリ３２，４２を介して受信し、受信された各パケットをそれぞれ、格納された各遅延時間だけパケット保持メモリ２１，２２に記憶して保持した後、出力バッファメモリ４３，３３で格納可能となったときに出力バッファメモリ４３，３３を介して送信する。 - 特許庁

When a CPU starts an input/output operation by an actual size mode, image string data obtained from a reading section is written into a line buffer memory by each one row and at least one row of the data already written is maintained in the line buffer memory (S3).例文帳に追加

ＣＰＵは、等倍モードによる入出力処理を開始すると、読取部から得られた画像列データを一列ごとにラインバッファメモリに書き込ませるとともに、既に書き込み完了された少なくとも一列をラインバッファメモリ内に保持させる（Ｓ３）。 - 特許庁

An ECM buffer and an EMM buffer for temporarily holding the ECMs and EMMs output from a plurality of tuner parts, respectively, are set and processing concerning the ECMs is executed in priority to processing concerning the EMMs to obtain the IC card command.例文帳に追加

複数のチューナ部から出力されるＥＣＭおよびＥＭＭを各別に一時的に保持するためのＥＣＭバッファおよびＥＭＭバッファを設定し、ＥＣＭに係る処理をＥＭＭに係る処理に優先して実行しＩＣカードコマンドを得る。 - 特許庁

A test signal infiltration preventive circuit 6 is provided between an input buffer 3 and the integrated circuit 1, and prevents the output signal coming from the 3-state buffer 4 from being fed to the integrated circuit 1 at testing the integrated circuit 1.例文帳に追加

テスト信号回り込み防止回路６は、入力バッファ３と集積回路１との間に配置され、集積回路１のテスト時に、スリーステートバッファ４からの出力信号が集積回路１に帰還されるのを防止するようになっている。 - 特許庁

A voltage at which an intermediate voltage between a high level voltage and a low level voltage of a phase comparison output outputted from the phase comparator 1 is nearly equal to an input voltage given to the buffer circuit 2 is selected as a power supply voltage of the buffer circuit 2.例文帳に追加

ここで、位相比較器１から出力される位相比較出力の高電位レベルの電圧と低電位レベルの電圧との中間値がバッファ回路２の入力電圧のほぼ閾値となる電圧をバッファ回路２の電源電圧とする。 - 特許庁

An input and output circuit is constituted of a signal outputting part constituted of a try state buffer 20, a signal inputting part constituted of an input buffer 18, and a voltage limiting n channel type transistor 19 for reducing the high level of a logical signal to a prescribed voltage.例文帳に追加

入出力回路は、トライステートバッファ２０から成る信号出力部、及び、入力バッファ１８から成る信号入力部、論理信号のハイレベルを所定の電圧に抑える電圧制限ｎチャネル型トランジスタ１９で構成される。 - 特許庁

The computer system includes a CPU core, a DSP core, a data cache, a first and a second sequential buffer modules, and an external memory, and sequentially accesses input or output data transmitted in or from the DSP core using a sequential buffer instead of the data cache.例文帳に追加

ＣＰＵコア、ＤＳＰコア、データキャッシュ、第１及び第２シーケンシャルバッファモジュール、及び外装メモリを含み、ＤＳＰコアに／から伝達される入力または出力データをデータキャッシュを使用せず、シーケンシャルバッファを使用してシーケンシャルにアクセスする。 - 特許庁

When it is performed again, a changed reflection coefficient is inputted to a linear prediction coefficient calculating device 3, when it is not performed, a calculated linear prediction coefficient of a calculated linear prediction coefficient buffer 9 is outputted to a linear prediction coefficient output buffer 11.例文帳に追加

再度行う場合は変更した反射係数を線形予測係数算出装置３に入力し、行わない場合は前算出線形予測係数バッファ９の算出線形予測係数を線形予測係数出力バッファ１１に出力する。 - 特許庁

A semiconductor device comprises a replica buffer (131) that drives a calibration terminal ZQ and a variable impedance circuit (170) in which impedance to be a target when output impedance of the replica buffer is caused to change is set and is connected to the calibration terminal ZQ.例文帳に追加

キャリブレーション端子ＺＱを駆動するレプリカバッファ（１３１）と、レプリカバッファの出力インピーダンスを変化させる際に目標となるインピーダンスが設定され、キャリブレーション端子ＺＱに接続される可変インピーダンス回路（１７０）と、を備える。 - 特許庁

When it is discriminated as stable, a linear prediction coefficient which is calculated this time and is not made unstable is outputted to the linear prediction coefficient output buffer 11, and the linear prediction coefficient is stored in the calculated linear prediction coefficient buffer 9.例文帳に追加

安定と判定されたなら、今回算出された不安定化されていない線形予測係数を線形予測係数出力バッファ１１に出力し、前算出線形予測係数バッファ９にその線形予測係数を蓄えさせる。 - 特許庁

The data writing circuit is provided with a buffer circuit including serially connected first and second output transistors and for outputting a write signal to write data in a memory cell, and a control circuit for controlling the buffer circuit.例文帳に追加

データ書き込み回路には、直列接続された第１出力トランジスタと第２出力トランジスタとを有し、メモリセルにデータを書き込むための書き込み信号を出力するバッファ回路と、このバッファ回路を制御する制御回路とが設けられている。 - 特許庁

Further, the terminal includes a stream read section for reading the stream from the stream storage section by each packet; a time buffer section for delaying the packet depending on the receiving time of the read packet; and a stream reproducing section for reproducing the packet output from the time buffer section.例文帳に追加

また、ストリーム蓄積部からストリームをパケット毎に読み出すストリーム読み出し部と、読み出されたパケットの受信時刻に応じて時間遅延させる時間バッファ部と、時間バッファ部から出力されたパケットを再生するストリーム再生部とを有する。 - 特許庁

A timing generating part 33 monitors the amount of audio signals stored in the receiving jitter buffer 52 and controls an output cycle of the transmitting clock or the receiving clock of the clock part 8 in accordance with the amount of audio signals stored in the receiving jitter buffer.例文帳に追加

タイミング生成部３３は、受信ジッタバッファ５２に記憶されている音声信号の量を監視し、受信ジッタバッファに記憶されている音声信号の量に応じて、クロック部８の送信クロックや受信クロックの出力周期を制御する。 - 特許庁

An output image data generator is equipped with a buffer memory 26 which stores once a part of an inputted original image data, and an interpolation computing part 27 which generates the picture element data of an interpolating picture element by interpolating computation based on the original image data stored in the buffer memory 26.例文帳に追加

入力される元画像データの一部を一時記憶するバッファメモリ２６を備えるとともに、バッファメモリ２６に記憶されている元画像データに基づいて、補間画素の画素データを補間演算によって生成する補間演算部２７を備える。 - 特許庁

To provide a packet processing unit that controls its output packet number per unit time to be a threshold or lower, so as to reduce aborted packets by a post-stage packet processing unit and effectively utilizes a buffer memory by minimizing data quantity stored in the buffer memory.例文帳に追加

パケット処理装置から単位時間当たりに出力されるパケット数をある閾値以下になるように制御して後段のパケット処理装置でのパケット廃棄を減らし、かつバッファメモリに溜まるデータ量を最小にしてメモリの有効活用を図る。 - 特許庁

When the extraction target slot is changed, an output unit 76 performs an output process so as to output dummy data outputted from a dummy data output unit 75 in timing of a frame just before a change initiation frame which is a frame to initiate change of the extraction target slot, and to output the extraction target slot read from the ring buffer 71 for frames after the change initiation frame.例文帳に追加

出力部７６は、抽出対象スロットが変更されるとき、抽出対象スロットの変更が開始されるフレームである変更開始フレームの直前のフレームのタイミングでは、ダミーデータ出力部７５が出力するダミーデータを出力し、変更開始フレーム以降のフレームについては、リングバッファ７１から読み出される抽出対象スロットを出力する出力処理を行う。 - 特許庁

Additionally, when a current flows out from the output buffer circuit 100 to the inductive load 2, the slew-rate control unit 140 controls such that the output signal VOUT changes from the high slew rate to the low slew rate at the rising edge of the output signal VOUT and controls such that the output voltage VOUT changes from the low slew rate to the high slew rate at the falling edge of the output signal VOUT.例文帳に追加

また、出力バッファ回路１００から誘導性負荷２に電流が流出している場合に、スルーレート制御部１４０は、出力信号ＶＯＵＴの立ち上がり過程において高いスルーレートから低いスルーレートに変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において低いスルーレートから高いスルーレートに変化させる制御を行う。 - 特許庁

Each input and output buffer 3 provided with a pad and an input and output circuit for electric connection with the outside is mutually adjoined on the board, and at least one of the input and output buffers 3 is arranged and provided so as to be separated from the outer edge part of the board 1.例文帳に追加

基板１上に、外部との電気的な接続のためのパッドと入出力回路とを備えた入出力バッファ３を、各入出力バッファ３が互いに隣接し、かつ、各入出力バッファ３の少なくとも一つが基板１の外縁部と離間するように配置して設ける。 - 特許庁

An external output control part 15 controls an external output part 14 so that when PID filter parts 4, 5, and 6 detect a TS packet matching the PID of a set PCR, TS packets stored in a corresponding external output buffer 7, 8, or 9 are preferentially outputted.例文帳に追加

ＰＩＤフィルタ部４，５，６が、設定されたＰＣＲのＰＩＤと一致するＴＳパケットを検出した場合、外部出力制御部１５は、対応する外部出力バッファ７，８，９に記憶されているＴＳパケットを優先して出力するよう外部出力部１４を制御する。 - 特許庁

To provide a wafer and its testing method, having a configuration capable of being inspected whether or not an overshoot of an output signal output from an output buffer circuit of LSI is a prescribed specification value or less, in a state that chips are arrayed on the wafer in the middle of a manufacturing process.例文帳に追加

ＬＳＩの出力バッファ回路から出力される出力信号のオーバシュート量が所定の規格値以下となっているかを、製造工程途中のウェハ上に配列されたチップ状態で検査可能な構成を有するウェハ及びその試験方法を提供する。 - 特許庁

From a position information signal 407 of the packets, stored in the input buffer and an output information signal 403 of each packet, an output port determining part 404 determines each effective information signal 414, showing the position of a packet which each output port 6 should send out.例文帳に追加

これらに蓄積されたパケットの位置情報信号４０７とパケットごとの出力ポート情報信号４０３から出力ポート１０６の各自が送出すべきパケットの位置を表わすそれぞれの有効情報信号４１４を出力ポート判定部４０４で判定する。 - 特許庁

The amplifier 130 includes a variable amplifying stage 120 for amplifying a signal output to the pixel output line 106 using a gain selected from among a plurality of gains, and a buffer stage 132 in which signals output from the variable amplifying stage 120 are amplified and held by the holding capacitors 112s, 112n.例文帳に追加

増幅部１３０は、画素出力線１−６に出力された信号を複数のゲインのうち選択されたゲインで増幅する可変増幅段１２０と、可変増幅段１２０から出力される信号を増幅して保持容量１１２ｓ、１１２ｎに保持させるバッファ段１３２とを含む。 - 特許庁

In the semiconductor integrated circuit, an output terminal PO is electrically connected to an output buffer 1, a protection PMOS transistor MP2 is inserted between a node N3 connected to the output terminal PO and a grounding terminal P22, and a gate of the protection MOS transistor MP2 is connected to the power supply terminal P12.例文帳に追加

出力バッファ１に出力端子Ｐ０が電気的に接続され、出力端子Ｐ０に繋がるノードＮ３と接地用端子Ｐ２２との間に保護用ＰＭＯＳトランジスタＭＰ２が介挿され、保護用ＰＭＯＳトランジスタＭＰ２のゲートが電源用端子Ｐ１２に接続される。 - 特許庁

This transcoder is equipped with an input-side decoder device, a quantizer which re-quantize data quantized repeatedly by the decoder device with a re-quantization factor, a VLC coder which is connected to the output side of the quantizer, and an output-side coder device equipped with an output buffer.例文帳に追加

このトランスコーダは、入力側のデコーダ装置と再量子化ファクタによって前記デコーダ装置において複量子化したデータを再量子化するための量子化器と該量子化器の出力側に接続されたＶＬＣコーダ及び出力バッファを備える出力側のコーダ装置を備える。 - 特許庁

To provide a semiconductor device preventing destruction of an input/ output buffer caused by collision of data, even if any one of the control terminal of output control breaks down in a test performed by connecting plural semiconductor devices incorporating plural semiconductor elements where output data terminals are shaved.例文帳に追加

データの出力端子が共通な複数の半導体素子を内蔵する半導体装置を複数接続して行うテストで、いずれかの出力制御の制御端子が故障しても、データの衝突による入出力バッファの破壊を防止する半導体装置を提供する。 - 特許庁

When the number of precincts accumulated in a buffer exceeds a predetermined threshold, an output forbidding unit 285 performs bank-over control in response to notice from a number-of-precincts confirmation unit 284 to forbid output of encoded data of the precinct right after a precinct being currently output.例文帳に追加

バッファに蓄積されているプレシンクトの数が所定の閾値を越えた場合、出力禁止部２８５は、プレシンクト数判定部２８４からの通知に基づいて、バンクオーバ制御を行い、現在出力中のプレシンクトの次のプレシンクトであるプレシンクトの符号化データの出力を禁止させる。 - 特許庁

A block selection address BA shown to select the memory block is latched, and data are output when one memory block of a plurality of the memory blocks is operated and in non-operation time by making the output the activation signal of the output buffer of the memory block.例文帳に追加

メモリブロックが選択されたことを示すブロック選択アドレスＢＡをラッチし、その出力をメモリブロックの出力バッファの活性化信号とすることにより複数のメモリブロックのうちどれか一つのメモリブロックが動作時においても非動作時においてもデータを出力する。 - 特許庁

Pixel data of pixel coordinates Dout of the output image are calculated by calculating and adding pixel data of coordinates Din corresponding to the pixel coordinates Dout of the output image (adding to an output buffer 15) by using a table 61 corresponding to each input image.例文帳に追加

入力画像毎に、入力画像に対応するデーブル６１を利用して、出力画像のピクセル座標Ｄｏｕｔに対応する対応座標Ｄｉｎの画素データを算出して加算することで（出力バッファ１５に加算することで）、出力画像のピクセル座標Ｄｏｕｔの画素データが算出される。 - 特許庁

An application program 110 allows an input instruction queue 103 of an operating system 10 to store an input instruction 113, and transmits transmission data stored in an output buffer 115 through an output instruction processing part 101 to an opposite system 20 according to an output instruction 111.例文帳に追加

アプリケーションプログラム１１０は、入力命令１１３をオペレーティングシステム１０の入力命令キュー１０３に格納させた後、出力バッファ１１５に格納された送信データを出力命令１１１により出力命令処理部１０１を介して相手システム２０に送信する。 - 特許庁

A band-pass filter having predetermined characteristics is formed by using the parameters of passive elements included in an output equivalent circuit as viewed from an output terminal of the mixer circuit 40 and the parameters of passive elements included in an input equivalent circuit as viewed from an input terminal of the output buffer circuit 30.例文帳に追加

ミキサ回路４０の出力端子からみた出力等価回路に含まれる受動素子の定数、および出力バッファ３０の入力端子からみた入力等価回路に含まれる受動素子の定数が利用されて、所定の特性を備えるバンドパスフィルタが構成される。 - 特許庁

The display device has a composition in which drive wiring 200 connected to a buffer 1041 of a final stage (output stage) of a write scanner 104 is divided into a first drive wiring 201 and second drive wiring 202.例文帳に追加

ライトスキャナ１０４の最終段(出力段)のバッファ１０４１に接続される駆動配線２００を２０１と２０２の２つに分割した構成を有する。 - 特許庁

To provide an output buffer circuit, by which AC performance can be improved and the opening of an eye diagram at data transmission can be enlarged by restraining the reflected noise.例文帳に追加

ＡＣ性能を向上させると共に反射ノイズを抑制してデータ転送時のアイ・ダイアグラムの開口を大きくすることが可能な出力バッファ回路を提供する。 - 特許庁

The digital image processor is provided with a signal processing means whose input and output transfer rate are the same and that executes signal processing that is apparently consecutive processing and a buffer memory stores data whose signal processing is finished.例文帳に追加

入出力の転送レートが同じ信号処理手段で見かけ上連続的に信号処理を行ない、信号処理の完了したデータをバッファメモリに蓄積する。 - 特許庁

The arbiter 106 arbitrates the output of packets according to priority levels of reservation registers 120 to 121, buffer state registers 118 to 119, and queues 116 to 117.例文帳に追加

アービタ１０６は、予約レジスタ１２０〜１２１およびバッファ状態レジスタ１１８〜１１９ならびにキュー１１６〜１１７の優先順位に基づきパケットの出力調停を行う。 - 特許庁

In the feedback processing structure, the output result of each operation unit 4 can be broadcast to the input buffer 13 of a plurality of operation units 4 and various forms of operation processing can be dealt with.例文帳に追加

フィードバック処理構成では、各演算ユニットの出力結果を複数の演算ユニットの入力バッファにブロードキャストでき、様々な形式の演算処理に対応できる。 - 特許庁

After that, the address output command circuit 7 makes a signal SC to be 'H' at the time of finish of input of a column address (NCK=8), an address buffer 4 outputs a column address to a column decoder 9.例文帳に追加

その後、アドレス出力指令回路７はカラムアドレスの入力完了時（ＮCK＝８）に信号ＳC をＨとし、アドレスバッファ４はカラムデコーダ９にカラムアドレスを出力する。 - 特許庁

According to control information received from a control bit terminal 24, the resistance of the output buffer is regulated so as to correct the fluctuation of surrounding temperature, operating voltage and process.例文帳に追加

制御ビット端子２４から受信される制御情報によって、出力バッファの抵抗が、周囲温度、動作電圧およびプロセスの変動を補正するように調整される。 - 特許庁

By using a resistor 32 as a load of a pMOS transistor 31 at the initial stage of the output buffer part 30, a resistance against overshooting of power voltage is improved.例文帳に追加

出力バッファ部３０の初段においてｐＭＯＳトランジスタ３１の負荷を抵抗３２とすることにより、電源電圧のオーバーシュートに対する耐性を向上させる。 - 特許庁

The data SDb are read out successively from the buffer 15 according to output sampling frequencies to be converted into regenerated voice signals via the DAC.例文帳に追加

出力バッファ１５からは出力サンプリング周波数に従って調整済合成音声データSDbが順次読み出され、ＤＡＣを介して再生音声信号に変換される。 - 特許庁

Accordingly, the time lag is not generated between the monitor signal output to the console section 1 through a buffer amplifier 73 and a mixer 74 and the sound emitted from the stage- speaker.例文帳に追加

これにより、バッファアンプ７３，ミキサ７４を介してコンソール部１に出力されたモニタ信号と、ステージ・スピーカら放音された音との間で時間差が生じないようになる。 - 特許庁

If the thumbnail image data of the DVD can be confirmed, the thumbnail image data are outputted from the storing buffer 10 into an image output section 4 to display the thumbnail image.例文帳に追加

このＤＶＤのサムネイル画像データを確認できると、保存用バッファ１０からサムネイル画像データを映像出力部４に出力して、サムネイル画像を表示する。 - 特許庁