「output buffer」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

The frame memory 103 is prepared to perform the functions of a double buffer or the like for absorbing a difference of transfer speeds between the video input signal and a video output signal for instance.例文帳に追加

フレームメモリ１０３は、例えば映像入力信号と映像出力信号との転送速度の差を吸収するダブルバッファ等の役割を果たすために設けられている。 - 特許庁

Transmission targets of the driving video signal are switched between video signal lines SL1 to Sln and the differential voltage output buffer CMP.例文帳に追加

また、切替スイッチＳＡ１〜ＳＡｎによって、駆動用映像信号の伝達先を映像信号線ＳＬ１〜ＳＬｎと差異電圧出力バッファＣＭＰとの間で切り替える。 - 特許庁

A pre-buffer 58 is configured to connect a control signal voltage change adjustment circuit 59 between an internal output node 14 and a drain of a PMOS transistor 10.例文帳に追加

プリバッファ５８は、内部出力ノード１４とＰＭＯＳトランジスタ１０のドレインとの間に制御信号電圧変化調整回路５９を接続する構成とする。 - 特許庁

A Write/Read pointer generating part 41 generates a Write pointer for writing data into the data output buffer and a Read pointer for reading out data.例文帳に追加

Ｗｒｉｔｅ／Ｒｅａｄポインタ生成部４１は、データ出力バッファにデータを書き込むためのＷｒｉｔｅポインタ、データを読み出すためのＲｅａｄポインタを生成する。 - 特許庁

To provide an output buffer circuit in which the fluctuation of a cross point or slew rate can be sufficiently compensated against the fluctuation of a surrounding environment while the circuit is packaged in a system.例文帳に追加

システムに実装された状態で周囲環境の変動に対してクロスポイントやスルーレートの変動を十分に補償できる出力バッファ回路を提供する。 - 特許庁

In target modules 2A, 2B and so on, the "SLOT0" is inverted by an inversion buffer 25, and the signals of "SLOT0" and "SLOT1" are switched and output.例文帳に追加

ターゲットモジュール２Ａ，２Ｂ，・・・内では、反転バッファ２５により「ＳＬＯＴ０」を反転させるとともに、「ＳＬＯＴ０」および「ＳＬＯＴ１」の信号を入れ替えて出力する。 - 特許庁

In an output buffer part 18, the variable length packet is assembled from the fixed length packets switched by a,switch part 16 and QoS control depending on a packet length is performed.例文帳に追加

出力バッファ部１８においてスイッチ部１６でスイッチングされた固定長パケットから可変長パケットが組み立てられ、パケット長に依存したＱｏＳ制御が行なわれる。 - 特許庁

A display control part 106 moves a thumbnail image of a still picture up to the last moving position by one step at a time on the basis of the frame information stored in the buffer for output.例文帳に追加

表示制御部１０６は出力用バッファに格納されているフレーム情報をもとに静止画のサムネイル画像を最終移動位置まで１ステップずつ移動させる。 - 特許庁

To provide an output buffer circuit that is operated at a low voltage, has a pre-emphasis function with a small propagation delay time suitable for a high-speed operation, and to provide its control system.例文帳に追加

低電圧で動作が可能で、伝播遅延時間が小さく高速動作に適した、プレエンファシス機能を有する出力バッファ回路とその制御方式を提供すること。 - 特許庁

A register file is constructed of a circular buffer having a function for detecting whether output source information included in frame data matches input destination information.例文帳に追加

レジスタファイルは、フレームデータに含まれる出力元情報と入力先情報とが一致するか異なるかを検出する機能を備えるサーキュラバッファによって構成されている。 - 特許庁

The common input lines (CCL_1 to CCL_k) of the respective DACs are connected to the three data lines through transistors (Tr_1, Tr_2, Tr_3) within a signal selection section (252) and an amplifier (AMP) within an output buffer section (260).例文帳に追加

各ＤＡＣの共通出力ライン（COL_1〜COL_k）は信号選択部（252）内のトランジスタ（Tr_1 、Tr_2、Tr_3）と出力バッファ部（260）内のアンプ（AMP）とを通して三つのデータラインに連結されている。 - 特許庁

The read-out optical gate switch transmits the input light as the delayed output of the optical buffer circuit in accordance with the read-out control signal for arbitrarily controlling the delay time.例文帳に追加

読出用光ゲートスイッチは、遅延時間を任意に制御するための読出用制御信号に応じて、入力された光を透過して光バッファ回路の遅延出力とする。 - 特許庁

An analog buffer 2 is equipped with an amplifier 3 in which an input terminal 31 is grounded virtually, a pair of sample hold capacitors CHOLDA and CHOLDB, a sampling switching means, and an output switching means.例文帳に追加

アナログバッファ２は、入力端子３１が仮想接地されたアンプ３、一対のサンプルホールドコンデンサＣＨＯＬＤＡ，ＣＨＯＬＤＢ、サンプリング切り替え手段および出力切り替え手段を備える。 - 特許庁

To provide a digital data modulation apparatus in which throughput of a data modulation circuit is improved, its operational frequency is suppressed and throughput-one-clock is realized to eliminate an output buffer.例文帳に追加

データ変調回路のスループットを改善し、回路の動作周波数を抑えると共に、スループット１クロックを実現し出力バッファのないデジタルデータ変調装置を提供する。 - 特許庁

To provide a DMA control method that can execute DMA in an appropriate sequence to reduce the amount of input/output buffer necessary during the processing of streaming data.例文帳に追加

適切な順序でＤＭＡを実行し、ストリーミングデータの処理時に必要な入出力のバッファ量を削減することのできるＤＭＡ制御方法を提供すること。 - 特許庁

To realize high communication throughput at a low cost without using a communication I/O (input/output) buffer of large capacity in the case of executing data communication between two optional processors.例文帳に追加

任意の2つのプロセッサ間でデータ通信を行う場合に、大容量の通信用入出力バッファを用いることなく、低コストで高い通信処理性能を実現する。 - 特許庁

A buffer circuit 10 configured as above receives an oscillation output current from the power supply terminal 1 to relieve a load of the reference power supply section 4 and to stabilize the section 4.例文帳に追加

前記のように構成したバッファ回路１０により、電源端子１からの発振出力電流を取ることにより基準電源部４の負荷を軽減し安定にする。 - 特許庁

Using provided memory pointers, the kernel can copy input and output data across protection domains in a single step without the need for copying data into an intermediate buffer.例文帳に追加

与えられたメモリポインタを用いて、カーネルは中間バッファへのデータコピーを必要とすることなく単一のステップで、保護領域を越えて、入力及び出力データをコピー出来る。 - 特許庁

To provide a digital broadcast reception device which more securely prevent video/audio output from ending in failure owing to switching of an audio mode and buffer variation in case of data missing.例文帳に追加

音声モードの切り替わりやデータ抜けの発生時のバッファ変動による映像／音声出力の破綻をより確実に防止するデジタル放送受信装置を提供する。 - 特許庁

To provide an output buffer circuit and an integrated circuit which have reduced power consumption while suppressing an increase in the number of components, and which prevent a system from becoming complex.例文帳に追加

部品点数の増大を抑止しつつ、消費電力の削減を図れ、システムの複雑化を防止できる出力バッファ回路および集積回路を提供する。 - 特許庁

The system voltage is set to a level equal to a high level logic stage of a data signal from a data transmission bus and received by the input/output buffer.例文帳に追加

システム電圧は、入出力バッファによって受信されるデータ伝送バスからのデータ信号の高電圧論理状態と等しい信号強度に設定される。 - 特許庁

A buffer 12 stores externally inputted data Di and outputs them under the control of a CPU 13 in frequency synchronism with the output Fs of a 1/N divider 15.例文帳に追加

バッファ１２は、外部から入力されるデータＤｉを格納し、ＣＰＵ１３の制御のもと、データを１／Ｎデバイダ１５の出力ｆｓに周波数同期させて出力する。 - 特許庁

When the speech signal is recognized in one recognition unit, processing proceeds to S400, to store the speech signal in the speech buffer until the next tempo signal is output.例文帳に追加

音声認識装置は、一つの認識単位で音声信号を認識すると、Ｓ４００に処理を移行し、次のテンポ信号まで音声信号を音声バッファに格納する。 - 特許庁

The controller 18 refers to a network designation table T1, and applies processing based on corresponding communication protocols to the signals output from the bus buffer 15.例文帳に追加

そして、制御部１８は、ネットワーク指定テーブルＴ１を参照して、バスバッファ１５から送出される信号に対して、対応する通信プロトコルに基づく処理を施す。 - 特許庁

The output signal of the line buffer after the execution of the addition processing for one frame is subjected to the correction of the background and is subjected to the reduction of noise by filtering with a low- pass filter.例文帳に追加

１フレーム分の加算処理が行われた後に、ラインバッファの出力信号はバックグラウンドの補正を行いローパスフィルタによるフィルタリングによりノイズの軽減が図られる。 - 特許庁

Further, the slave station 200 has a band request part 204 which makes the transmitting buffer 205 receiving the user data output transmission band information and receives the transmission band information.例文帳に追加

さらに、子局２００は、ユーザデータを受ける送信バッファ２０５に送信帯域情報を出力させ、この送信帯域情報を受ける帯域要求部２０４を有する。 - 特許庁

The output signal of each buffer 21 is compared with a reference value by means of each differential amplifier circuit 23 and the compared results are inputted to an AND circuit 24 or OR circuit 25.例文帳に追加

各出力バッファ２１の出力信号は各差動増幅回路により基準値と比較され、その比較結果がＡＮＤ回路又はＯＲ回路に入力される。 - 特許庁

Then, a plurality of timing control signals (Si) inside of a chip are converted to data Di in the switch circuit section 31, and sent to a data input/output buffer circuit section 23.例文帳に追加

すると、スイッチ回路部３１において、チップ内部の複数のタイミング制御信号（Ｓｉ）がデータＤｉに変換されて、データ入出力バッファ回路部２３へと送られる。 - 特許庁

To provide an input output buffer capable of protecting its circuitry against a voltage signal received externally independently of application / non application of operating power.例文帳に追加

動作電源の供給時／非供給時に関わらず、外部から入力される電圧信号に対して回路を保護することのできる入出力バッファを提供すること。 - 特許庁

The memory device includes a plurality of word lines, a memory cell array including a plurality of column lines and a plurality of memory cells, a row decoding section, a K bit prefetch section, and an output buffer section.例文帳に追加

メモリ装置は、複数のワードライン、複数のカラムライン、及び複数のメモリセルを含むメモリセルアレイ、ローデコーディング部、Ｋビットプリフェッチ部、及び出力バッファ部を含む。 - 特許庁

Alternatively, the timing violating wiring is disconnected from the first wiring and second wiring, an input terminal of the buffer cell is connected to the first wiring, and an output terminal is connected to the second wiring.例文帳に追加

又は、タイミング違反配線を第１の配線、第２の配線に切断し、バッファセルの入力端子を第１の配線へ、出力端子を第２の配線へと接続する。 - 特許庁

Accordingly, output timing from the buffers 27, 28 and 29 becomes coincident with add/arithmetic timing of adders 30 and 31, and input timing to the buffer 32.例文帳に追加

これにより、上記バッファ２７、２８、２９からの出力タイミングと、上記アダー３０、３１の加算／演算タイミングと、上記バッファ３２への入力タイミングとが一致される。 - 特許庁

The input circuit of the mixer circuit is provided with a voltage comparator circuit 16A which compares voltage of DC potential VRX of the output end of the signal source 15A and DC potential VS of an input end of the buffer amplifier.例文帳に追加

信号源１５Ａの出力端の直流電位ＶRXと、バッファアンプの入力端の直流電位ＶSとを電圧比較する電圧比較回路１６Ａを設ける。 - 特許庁

A second image data interface section 130 is disposed in an electrode region 210 and an input/output buffer region 220 provided along a second side 240.例文帳に追加

第２の画像データインターフェース部１３０は第２の辺２４０に沿って設けられている電極領域２１０及び入出力バッファ領域２２０に配置される。 - 特許庁

The buffer 100 performs output delaying the clock with delay quantity to which hold margin is added and it is inspected whether data can be taken in normally by F/F101 or not.例文帳に追加

バッファ１００にホールドマージン分を加えた遅延量でクロックを遅延させて出力させ、Ｆ／Ｆ１０１で正常にデータを取り込むことができるかを検査する。 - 特許庁

A stream reproduction apparatus 102 is provided with a receiving buffer 103 for reading received content data for reproduction output while buffering it and a data control position determination part 204.例文帳に追加

ストリーム再生装置１０２は、受信したコンテンツデータをバッファリングしながら再生出力のために読出すための受信バッファ１０３とデータ制御位置決定部２０４を備える。 - 特許庁

The luminance data Di equivalent to one row stored in a data latch 50 are converted into luminance signals Bi in a DA converter 60A to be applied to an output buffer 70A.例文帳に追加

データラッチ５０に格納された１行分の輝度データＤｉは、ＤＡ変換器６０Ａで輝度信号Ｂｉに変換され、出力バッファ７０Ａに与えられる。 - 特許庁

The I and P picture use a reference image obtained by locally decoding an output signal of a quantizer 4 whose step width is controlled corresponding to a degree of occupancy of a buffer 25.例文帳に追加

ＩピクチャとＰピクチャは、バッファ２５の充足度に応じてステップ幅が制御される量子化器４の出力信号を局部復号して参照画像として用いる。 - 特許庁

Either the output terminal of the buffer amplifier 7 or the input terminals of the ADC 5 are led out as external terminals (T_1, T_2) of the semiconductor integrated circuit 1.例文帳に追加

バッファ増幅器７の出力端子とＡＤＣ５の入力端子のいずれか一方は、半導体集積回路１の外部端子(Ｔ_１、Ｔ_２)として外部に導出される。 - 特許庁

To provide an output buffer circuit capable of reducing a layout area by reducing the number of elements and including a slew rate function capable of performing high-speed operation.例文帳に追加

素子数を削減してレイアウト面積を縮小させることができると共に、高速動作が可能なスルーレート機能を有する出力バッファ回路を提供する。 - 特許庁

This invention is equipped with a shift register 1, a data latch circuit 2, a load latch circuit 3, a level shifter 4, a decoder 21, an output selecting circuit 22, a breeder 7, and a buffer amplifier 6.例文帳に追加

本発明は、シフトレジスタ１と、データラッチ回路２と、ロードラッチ回路３と、レベルシフタ４と、デコーダ２１と、出力選択回路２２と、ブリーダ７と、バッファアンプ６とを備えている。 - 特許庁

A header analysis section 101 detects program attribute information and output control information provided in a data block of each program received by an input buffer section.例文帳に追加

ヘッダ解析部１０１が入力バッファ部に入力される各番組のデータブロック中に設けられる番組属性情報や出力制御情報を検出する。 - 特許庁

When the control signal is input, an input/output buffer 30 stops outputting data to the terminal DQ from a memory cell 10 or outputs specific logic.例文帳に追加

入出力バッファ３０はこの制御信号が入力されると、メモリセル１０から端子ＤＱへのデータの出力を停止、又は特定の論理を出力する。 - 特許庁

The arithmetic process of a tracking filter of data DTE1 is performed by the 1st sampling period to store them in an output buffer, and the past term is calculated and preserved (steps S1 to S5).例文帳に追加

第１サンプリング周期で、データＤＴＥ１のトラッキングフィルタ演算処理を行い出力バッファ９に格納し、過去の項を演算し保存する（ステップＳ１〜Ｓ５）。 - 特許庁

Try-state buffers 104-1 to 104-n are provided, as a buffer section 104, between data input/output terminals D0-D15 of a memory cell section 101 and a data bus 71.例文帳に追加

メモリセル部１０１のデータ入出力端子Ｄ_0 〜Ｄ_15と、データバス７１との間に、バッファ部１０４として、トライステートバッファ１０４−１〜１０４−ｎが設けられる。 - 特許庁