「output buffer」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

A system control part 19 determines the pulse signal MIR in each prescribed dot region and writes "1" in a buffer memory 24, when the pulse signal MIR output from the comparator 27 is "H" level, or writes "0" in a buffer memory 24 when the pulse signal MIR is "L" level.例文帳に追加

システム制御部１９は、所定のドット領域毎にパルス信号ＭＩＲを判定し、コンパレータ２７から出力されるパルス信号ＭＩＲが“Ｈ”レベルである場合にはバッファメモリ２４に“１”を書き込む一方、“Ｌ”レベルである場合には“０”を書き込む。 - 特許庁

The function 21 defines the finite difference between the queue length information of the buffer 11 notified from the function 12 and the number of allocated time slots as a virtual queue length, allocates a time slot based on the virtual queue length and notifies an output control circuit 13 controlling a cell output from the buffer 11 of the results.例文帳に追加

制御遅延考慮型タイムスロット割当制御機能２１はキュー長通知機能１２から通知されるバッファ１１のキュー長情報と割当て済みタイムスロット数との差分を仮想キュー長とし、この仮想キュー長に基づいてタイムスロットを割当て、その結果をバッファ１１からのセル出力を制御する出力制御回路１３に通知する。 - 特許庁

An image processor which performs rotation processing for input image data from an image input portion 12 to generate and output a rotated image from an image output portion 15 secures a buffer of irreducible size needed for the rotation processing according to the angle of rotation of the rotated image in an input buffer portion 13.例文帳に追加

画像入力部１２からの入力画像データに対して回転処理を施して回転画像を生成して画像出力部１５から出力する画像処理装置において、制御部１１による制御の下に、回転画像の回転角度に応じて回転処理に必要な最小限のサイズのバッファを入力バッファメモリ部１３に確保する。 - 特許庁

The level shift circuit 2A includes a first input terminal 11, second input terminal 12, third input terminal 13, first output terminal 21, second output terminal 22, first PMOS transistor 31, second PMOS transistor 32, first NMOS transistor 41, second NMOS transistor 42, first buffer circuit 51A, second buffer circuit 52A, and first inverter circuit 60.例文帳に追加

レベルシフト回路２Ａは、第１入力端子１１、第２入力端子１２、第３入力端子１３、第１出力端子２１、第２出力端子２２、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１、第２ＮＭＯＳトランジスタ４２、第１バッファ回路５１Ａ、第２バッファ回路５２Ａおよび第１インバータ回路６０を備える。 - 特許庁

An audio/video reproducing device 10 provided with a function for receiving audio/video data from external equipment 20 and reproduction-outputting, is provided with buffer means 12a, 12b outputting successively the data while accumulating successively the data when audio/video data are received and reproduction-output, and a control means 11 controlling input/output of the data for this buffer means.例文帳に追加

外部機器２０からオーディオ／ビデオデータを受信して再生出力する機能を備えたオーディオ／ビデオ再生装置１０は、オーディオ／ビデオデータの受信及び再生出力に際し当該データを逐次蓄積しながら逐次出力するバッファ手段１２ａ，１２ｂと、このバッファ手段に対しデータの入出力を制御する制御手段１１を備える。 - 特許庁

When image data including data stored in a block (low-speed block) having a data transfer speed lower than the data transfer speed that an image output device 3 requires are transferred to the image output device 3 through a buffer memory 4, the data stored in the low-speed block are transferred to the buffer memory 4 first irrelevantly to the transfer order.例文帳に追加

画像出力装置３で要求されるデータ転送速度より小さいデータ転送速度を有するブロック（低速度ブロック）に記憶されたデータを含む画像データをバッファメモリ４を介して画像出力装置３に転送する場合には、転送順序に関わりなく、まず低速度ブロックに記憶されたデータをバッファメモリ４に転送する。 - 特許庁

Since a data comparison means 206 confirms the matching between the serial data sent from the data transmission means 202 to the output buffer means 203 and the serial data sent from the output buffer means 203 to the serial port 201, the data processing unit 20 can detect the error of the transmission data caused by forced input of a noise to the serial port 201 or the like.例文帳に追加

ただし、データ送信手段２０２から出力バッファ手段２０３に伝送されるシリアルデータと、出力バッファ手段２０３からシリアルポート２０１に伝送されるシリアルデータとの、一致をデータ比較手段２０６が確認するので、シリアルポート２０１へのノイズの強制入力などによる送信データのデータエラーを検出できる。 - 特許庁

To provide a buffer circuit without requiring a bias generation circuit, with high gain of input/output characteristics, less noise, a wide voltage area, excellent linearity and less influence on the linearity of the input/output characteristics with respect to manufacturing variation and temperature environment variation and a solid-state imaging apparatus using the buffer circuit.例文帳に追加

本発明は、バイアス生成回路を必要とすることなく、入出力特性の利得が高く、ノイズが少なく、広い電圧領域で線形性が良く、製造ばらつきや温度環境変化に対して入出力特性の線形性が受ける影響が少ないバッファ回路及び該バッファ回路を用いた固体撮像装置を提供する。 - 特許庁

When data DIN received at the output buffer shifts from a low level to a high level, a transistor (TR) 20 is turned off and a NOR circuit 17 generates a signal HP at a high level synchronously with a low level signal DY delayed by a delay circuit 16, then a TR 19 turns to be conductive and the output buffer 10 outputs data at a high level.例文帳に追加

出力バッファ１０に入力されるデータＤ_INがローレベルからハイレベルに遷移すると、トランジスタ２０をＯＦＦさせた後、ディレイ回路１６によって遅延されたローレベルの信号ＤＹに同期して否定論理和回路１７がハイレベルの信号ＨＰを生成するので、トランジスタ１９がＯＮとなり、ハイレベルのデータが出力バッファ１０から出力される。 - 特許庁

A PECL OUT BUFFER 120 inputs an output signal from the oscillation circuit part 100 to a base of a first transistor TR2 of a differential amplifier via a serial circuit of a capacitor C2 and a resistor R9 and is connected to an emitter of a buffer transistor TR4 via a resistor R12, and its terminal becomes a backward output (/OUT).例文帳に追加

ＰＥＣＬ ＯＵＴ ＢＵＦＦＥＲ１２０は、前記発振回路部１００からの出力信号をコンデンサＣ２と抵抗Ｒ９の直列回路を介して差動増幅器の第１のトランジスタＴＲ２のベースに入力すると共に、抵抗Ｒ１２を介してバッファトランジスタＴＲ４のエミッタに接続され、その端子が反転出力（／ＯＵＴ）となる。 - 特許庁

The buffer 15 switches between an operation state where a signal inputted to the signal input terminal 15a is outputted from the signal output terminal 15b and a non-operation state where the signal inputted to the signal input terminal 15a is not outputted from the signal output terminal 15b, based on a buffer control signal 41 outputted from the macro 11.例文帳に追加

バッファ１５は、マクロ１１が出力するバッファ制御信号４１に基づいて、信号入力端子１５ａに入力される信号を信号出力端子１５ｂから出力する動作状態と信号入力端子１５ａに入力される信号を信号出力端子１５ｂから出力しない非動作状態とが切り替わる。 - 特許庁

A 1st flip flop(FF) for latching data and an output buffer 106 for the FF 105 are connected between the selector 104 and the data I/O terminal 110 and a 2nd FF 107 for Latching data and an output buffer 108 for the FF 107 are connected between the data I/O terminal 110 and the data alignment part 109.例文帳に追加

また、セレクタ１０４とデータ入出力端子１１０の間にデータをラッチするための第一のフリップフロップ１０５と、第一のフリップフロップ１０５の出力バッファ１０６と、データ入出力端子１１０とデータアライン部１０９の間にデータをラッチするための第二のフリップフロップ１０７と、第二のフリップフロップの出力バッファ１０８を有している。 - 特許庁

A task priority managing part 153 acquires information about the amount of the low level output data stored in the buffer from the buffer information acquisition part 154, and determines the priorities of the processing of the low level detecting part and the processing of the low level detecting part on the basis of the information about the amount of the stored low level output data.例文帳に追加

タスク優先度管理部１５３は、予め設定された時間間隔で、バッファ情報取得部１５４からバッファに蓄積されたローレベル出力データの量に関する情報を取得し、蓄積されたローレベル出力データの量に関する情報に基づいて、ローレベル検出部の処理とハイレベル検出部の処理の優先度を決定する。 - 特許庁

If the function block FB to be called is assigned to other task, the function block FB and the program of the calling origin are assigned to the specified task respectively, output data for the function block FB is copied to a buffer, the function block FB inputs the data from a buffer, and the output of the function block FB is copied to a variable on the program.例文帳に追加

呼び出すファンクションブロックＦＢが他のタスクに割りつけられているとき、このファンクションブロックＦＢとその呼び出し元のプログラムとをそれぞれ指定されたタスクに割りつけると共に、ファンクションブロックＦＢへの出力データをバッファにコピーし、ファンクションブロックＦＢは、このバッファからデータを入力し、ファンクションブロックＦＢの出力を、プログラム上の変数にコピーする。 - 特許庁

Image data for N pages are stored successively in an image data buffer 32 and an image output discrimination part 33 discriminates whether or not monochromatic image data are present immediately before color image data, and when the monochromatic data are present, rearranges the output order of the image data stored in the image data buffer corresponding to the number of the succession of the monochromatic image data.例文帳に追加

Ｎページ分の画像データが順次画像データバッファ３２に蓄積され、画像出力判定部３３はカラー画像データの直前に単色画像データが存在するか否かを判定して単色データが存在すると単色画像データの連続数に応じて画像データバッファに蓄積された画像データの出力順序を並べ替える。 - 特許庁

When decided that the occupancy amount Bm of a bit buffer 2 is below a third threshold BTH3 or the bit buffer 2 causes underflow, an underflow control circuit 12 stops the read of pictures from the bit buffer 2 and successively outputs (repeats) video output which is the decoded result of not the picture processed concurrently but the picture read from the bit buffer 2 previously from a decoding core circuit 4.例文帳に追加

ビットバッファ２の占有量Ｂm が第３の閾値ＢTH3 を下回っていると判定するかまたはビットバッファ２がアンダーフローを起こしていると判定した場合、アンダーフロー制御回路１２は、ビットバッファ２からのピクチャの読み出しを停止させると共に、同時に、そのときに処理しているピクチャではなく、それ以前にビットバッファ２から読み出されたピクチャのデコード結果であるビデオ出力をデコードコア回路４から引き続き出力（リピート）させる。 - 特許庁

An oscillator includes: an oscillation circuit for generating an oscillation signal; an amplifier circuit for amplifying the generated oscillation signal; and a plurality of CMOS buffer circuits connected in parallel with each other, input terminals of the CMOS buffer circuits are connected together, output terminals of the CMOS buffer circuits are connected together, and each CMOS buffer circuit buffers the amplified oscillation signal.例文帳に追加

発振信号を生成する発振回路と、前記生成された発振信号を増幅する増幅回路と、相互に並列接続された複数のＣＭＯＳバッファ回路であって、当該複数のＣＭＯＳバッファ回路の入力端が一つに接続されており、当該複数のＣＭＯＳバッファ回路の出力端が一つに接続されており、各ＣＭＯＳバッファ回路が前記増幅された発振信号をバッファリングする前記複数のＣＭＯＳバッファ回路と、を含む。 - 特許庁

Only a trailing edge is delayed only by two delay buffer steps from each input signal by supplying an OR output between a chip specification signal and a write display signal to the circuit 1, a glitch is removed by generating an OR output between an output of an address decoder 3 and an output signal from the OR gate 203 and the OR output is supplied to the write/read control terminal of the storage element 4.例文帳に追加

そして、チップ指定信号と書き込み表示信号との論理和出力をライトパルス生成回路１に供給することで立ち下がりエッジのみ各入力信号よりディレイバッファ２段分だけ遅延させると共に、アドレスデコーダ３の出力とＯＲゲート２０３の出力信号との論理和出力を生成することで、グリッジを除去し、この出力を記憶素子４の書き込み／読み出し制御端子に供給する。 - 特許庁

The semiconductor device comprises: a plurality of output wirings 10 for supplying an output signal amplified by a plurality of output buffer circuits 8 to a plurality of corresponding terminals 3 for the output signal through a plurality of switch circuits 9; and a plurality of test wirings 12 for commonly and electrically connecting a plurality of terminals 3 for output signal arranged adjacently to each other through a plurality of switch circuits 11.例文帳に追加

複数の出力バッファ回路８により増幅された出力信号を対応する複数の出力信号用端子３に複数のスイッチ回路９を介して供給するための複数の出力用配線１０と、互いに隣接して配置された複数の出力信号用端子３間の各々を複数のスイッチ回路１１を介して電気的に共通接続する複数のテスト用配線１２とを有している。 - 特許庁

Individual circuits 17h composed of 17a to 17d are provided for 10 lines, and the output data selecting part 17g sequentially and selectively reads bit string data for one line only from the output buffer memory 17c of a designated individual circuit 17h determined by the size of the dither matrix in a sub scanning direction.例文帳に追加

17a 〜17d からなる個別回路17h は、10ライン 分設けらており、出力データ 選択部17g が、ディザマトリクスの副走査方向のサイズ にて決まる指定の個別回路17h の出力バッファメモリ 17c のみから順に１ライン 分のビット 列データ を選択的に読み出す。 - 特許庁

The output circuit 100 has a level detection circuit 1 for detecting pull-up power supply voltage to be applied to the output terminal OUT, and an open drain buffer circuit 2 whose driving capability is switched on the basis of a detection result of the level detection circuit 1.例文帳に追加

出力回路１００は、出力端子ＯＵＴに印加されるプルアップ電源電圧を検出するレベル検出回路１と、レベル検出回路１の検出結果に基づいて駆動能力が切り替えられるオープンドレインバッファ回路２とを有する。 - 特許庁

A PCR correcting means 17 rewrites a PCR by using the input time and an output time stored in the buffer memory 11 when the PCR is included in the packet whose output order is decided by the means 16.例文帳に追加

ＰＣＲ補正手段１７は、出力順決定手段１６により出力順を決定されたパケットにＰＣＲが含まれる場合、バッファメモリ１１に格納されている入力時刻及び出力時刻を用いてＰＣＲの書き換えを行う。 - 特許庁

To reduce the number of switches to be serially connected and to avoid increase of output errors due to increase of clock feed-through and a linearity error of a buffer amplifier in an electronic circuit having a voltage selection output circuit such as a DAC and an SCF.例文帳に追加

ＤＡＣ等電圧選択出力回路とＳＣＦとを有する電子回路において、直列接続されるスイッチの数を少なくするとともに、クロックフィードスルーの増大やバッファアンプのリニアリティエラーによる出力誤差の増加を避けること。 - 特許庁

A data buffer part 132 temporarily stores data to be output from the IO controller part 131, and after its connection to a client device 200 is established by a connection control part 133, the stored data are output to the connection control part 133.例文帳に追加

データバッファ部１３２は、ＩＯコントローラ接続部１３１から出力されるデータを一時的に保持し、接続制御部１３３によってクライアント装置２００との接続が確立された後に、保持されたデータを接続制御部１３３へ出力する。 - 特許庁

To solve the problem that a scale becomes large and cost increase before since cells outputted from a crossbar type switch are temporarily stored in a buffer arranged in an output line part if there is an output line which is slower than an input line speed rate.例文帳に追加

従来は、入力回線速度レートより遅い出力回線が存在したとき、出力回線部内に配備してあるバッファに、クロスバー型スイッチから出力されたセルが一旦蓄積されるため、規模の増加及びコストの増加をまねく - 特許庁

A serializer 17 converts a parallel test pattern signal, which is output from a pattern generator 20 according to a clock signal CLK1 during a test mode period, into a serial signal and outputs the serial signal from an output buffer 16 to an external loopback pass on the part of a test jig.例文帳に追加

シリアライザ１７は、テストモード期間にクロック信号ＣＬＫ１に応じてパタン発生器２０が出力するパラレルのテストパタン信号をシリアル信号に変換して出力バッファ１６よりテスト治具側の外部ループバックパスへ出力する。 - 特許庁

The PCM format speech data is accumulated in an input buffer 1a and an input message queue 1b, and is processed and composited in a speech data processing/compositing section 1c according to output speech edition information, and is then outputted through an output section 1f.例文帳に追加

ＰＣＭフォーマット音声データを入力バッファ１ａ、入力メッセージキュー１ｂに蓄積し、 出力音声編集情報に基づいて音声データ加工・合成部１ｃにて加工及び合成した後、出力部１ｆを介して出力する。 - 特許庁

To provide a CMOS output buffer circuit which outputs a constant output current in spite of a variation of a supply voltage and prevents a malfunction of a semiconductor memory device by supplying a stable supply current.例文帳に追加

本発明は、電源電圧の変化に関らず一定の出力電流を出力することを可能とし、安定した電源電流を供給して半導体メモリ装置の誤動作を防止するＣＭＯＳ出力バッファ回路を提供することを課題とする。 - 特許庁

To solve the problem with a printing apparatus connected using a buffer device which is operated by FIRST IN LAST OUT, wherein a post-stage device cannot supply a paper until an output of a pre-stage device ends and the output speed of the device connected as a whole is slow.例文帳に追加

ＦＩＲＳＴ ＩＮ ＬＡＳＴ ＯＵＴ動作するバッファ装置を用いて接続された印刷装置は、前段装置の出力が終わるまで後段装置が用紙を給紙できず、接続された装置全体の出力速度が遅い。 - 特許庁

A data processor (1) is provide with a central processing unit (2), a memory (5) which can be accessed from the central processing unit, a plurality of input/output circuits (12, 13), and an FIFO control circuit (6) for making the memory operate as the FIFO buffer of the input/output circuits.例文帳に追加

データプロセッサ（１）は、中央処理装置（２）と、中央処理装置によりアクセス可能なメモリ（５）と、複数の入出力回路（１２，１３）と、メモリを複数の入出力回路のＦＩＦＯバッファとして動作させるＦＩＦＯ制御回路（６）とを有する。 - 特許庁

When six winnings are detected, a CPU (central processing unit) makes a prize ball (REQ) signal ready to output based on the change from 0 in the content of a prize ball total number storage buffer and also a put-out number signal indicating 6 is made ready to output.例文帳に追加

６個の入賞が検出されると、ＣＰＵは、総賞球数格納バッファの内容が０でなくなったことにもとづいて、賞球ＲＥＱ信号を出力状態にするとともに、６個を示す払出個数信号を出力状態にする。 - 特許庁

This receiver executes error correction to data input to an IP network interface (11) to be stored in a buffer (13), thereafter sequentially transfers the data to a descrambler (14) and a demultiplexer (15), and executes audio output and video output.例文帳に追加

受信装置は、ＩＰネットワークインタフェース（１１）に入力されたデータに対してエラー訂正を行ってからバッファ（１３）に蓄積した後、デスクランブラ（１４）、デマルチプレクサ（１５）へと順次データを渡してゆき、音声出力及び映像出力を行う。 - 特許庁

Digital signals converted to digital data by an A/D converter 32, the output signal of a TCXO 21 through a buffer amplifier 33 and the output signal of a system clock generating circuit 26 for A/D conversion are outputted from an external interface part 50.例文帳に追加

外部インターフェース部５０から、Ａ／Ｄコンバータ３２によりデジタルデータ変換されたデジタル信号と、バッファアンプ３３を介してＴＣＸＯ２１の出力信号と、Ａ／Ｄ変換用システムクロック発生回路２６の出力信号が出力されている。 - 特許庁

In write processing from the semiconductor device 10 to the external device 20, the control circuit 105 turns off the pull-down resistor RD 103 and cancels the fixation of the level, and a DQS output DQSO is supplied to an output buffer gate 106, on the other hand.例文帳に追加

半導体装置１０から外部デバイス２０への書き込み処理時では、制御回路１０５がプルダウン抵抗ＲＤ１０３をオフにしてレベル固定を解除する一方、出力バッファゲート１０６にはＤＱＳ出力ＤＱＳＯが供給される。 - 特許庁

Then, output buffer circuits BUF1-BUF12 offset the video signal voltages outputted from the analog switches ASW1-ASW12 based on an offset signal inputted from an offset signal generation circuit 10, and output them to a data driver.例文帳に追加

そして、出力バッファ回路ＢＵＦ１〜ＢＵＦ１２において、オフセット信号生成回路１０から入力したオフセット信号に基づいて、アナログスイッチＡＳＷ１〜ＡＳＷ１２から出力された映像信号の電圧をオフセットさせ、データドライバに出力する。 - 特許庁

A buffer circuit 56 is provided to change the output current supply capacity for the output signals from a write strategy circuit 55 depending on the control signal SN1-SN4 from an EFM section 25 and their reversed signals SN1B-SN4B.例文帳に追加

ライトストラテジ回路５５からの出力信号に対して、ＥＦＭ部２５からの制御信号ＳＮ１〜ＳＮ４及びその反転信号ＳＮ１Ｂ〜ＳＮ４Ｂに応じて、出力電流供給能力を変えるバッファ回路５６を設けるようにした。 - 特許庁

Identification information, a clock signal and a periodical signal output from an output port 572 can be transmitted to the external equipment via buffer circuits 201, 202, 203 in the interface circuit, photocouplers 204, 205, 206 and a connector 220.例文帳に追加

また、出力ポート５７２から出力される識別情報、クロック信号および定期信号が、インタフェース回路におけるバッファ回路２０１，２０２，２０３およびフォトカプラ２０４，２０５，２０６とコネクタ２２０とを介して外部機器に伝達可能に構成されている。 - 特許庁

When a device abnormality detection part 12 of an application 11 of a server 10 detects abnormality of a monitoring target device, a voice data output part 13 reads voice data from a voice data storage part 14, and stores them into a voice output buffer 15.例文帳に追加

サーバ１０のアプリケーション１１の装置異常検出部１２が監視対象装置の異常を検出すると、音声データ出力部１３は音声データ記憶部１４から音声データを読み出し、音声出力バッファ１５に格納する。 - 特許庁

When data are successively read out of the addresses of the data buffer 38 shown by the read address register 37, these data are selected by a data selector 40, outputted to a data output register 39 and transferred from the data output register 39 to the low-order device 200.例文帳に追加

データバッファ３８のリードアドレスレジスタ３７の示す番地から次々とデータが読出されると、そのデータはデータセレクタ４０で選択されてデータ出力レジスタ３９に出力され、データ出力レジスタ３９から下位装置２００へと転送される。 - 特許庁

This device is provided with a load sensing circuit 210 for sensing the load of an output terminal connected with an outside bus line, and a buffer circuit 230 in which the current capacity of a driver is changed and driving capabilities are changed in response to the output of the load sensing circuit 210.例文帳に追加

外部のバスラインに連結される出力端の負荷を感知する負荷感知回路210と、前記負荷感知回路210の出力に応答してドライバーの電流容量の大きさが変更され駆動能力が変更されるバッファ回路230とを具備する。 - 特許庁

The PCM format voice data is accumulated in an input buffer 1a, an input message queue 1b, processed and synthesized by a voice data processing/synthesis part 1c based on output voice editing information and after that, outputted via an output part 1f.例文帳に追加

ＰＣＭフォーマット音声データを入力バッファ１ａ、入力メッセージキュー１ｂに蓄積し、 出力音声編集情報に基づいて音声データ加工・合成部１ｃにて加工及び合成した後、出力部１ｆを介して出力する。 - 特許庁

The output of a frame buffer 35 at a filter for adding and averaging between frames is made a feedback signal and a forward signal, which are respectively added by adders 33 and 34 provided at the post stage of filter input and at the prior stage of filter output.例文帳に追加

フレーム間の加算平均を行うフィルタにおけるフレームバッファ３５の出力をフィードバック信号およびフォワード信号として、それぞれフィルタ入力の後段と、フィルタ出力の前段に設けられた加算器３３、３４で加算を行う。 - 特許庁

In a synchronous bank type multi-port memory, a register/buffer circuit performs input of a read/write signal and an address signal from the outside port, input or output of a data signal from the outside port, and output of an inputted port block signal to the outside.例文帳に追加

同期バンク型多ポートメモリにおいて、レジスタ／バッファ回路は、外部のポートからのリード／ライト信号とアドレス信号の入力、データ信号の外部のポートからの入力または出力、入力されるポートブロック信号の外部への出力を行う。 - 特許庁

Since a driving circuit 2 is operated as a buffer amplifier whose voltage gain is 1 between the band limiting circuit 1 and an ASK modulation circuit 3, an output voltage waveform equal to the output voltage waveform of the band limiting circuit 1 is outputted.例文帳に追加

駆動回路２は、帯域制限回路１とＡＳＫ変調回路３との間で電圧利得が１の緩衝増幅器として動作するので、帯域制限回路１の出力電圧波形と等しい出力電圧波形を出力する。 - 特許庁

A test circuit 14 is connected to the inner bus BLout, and the test circuit 14 outputs a response signal via the inner bus BLout, the output buffer 13 and the output pads DQ0 to DQn, in response to a signal input to the input pads IN, IN0 to INn during a continuity test.例文帳に追加

試験回路１４が内部バスBLoutに接続され、導通試験時において、試験回路１４は入力パッドIN,IN0〜INnに入力された信号に応答して、内部バスBLout、出力バッファ１３、出力パッドDQ0〜DQnを介して応答信号を出力する。 - 特許庁