「output buffer」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

The video server 10 is provided with a video RAID controller 30 which is constituted of a stream control part 31, a SCSI interface part 32, a video input/output part 33, a buffer memory part 34 and a parity arithmetic part 35.例文帳に追加

ビデオサーバ10に、ストリーム制御部31、ＳＣＳＩインタフェース部32、映像入出力部33、バッファメモリ部34、パリティ演算部35より構成される映像ＲＡＩＤコントローラ30を設ける。 - 特許庁

To provide a shift register and a driving method thereof, capable of preventing a node voltage to control an output buffer section from being fluctuated by a parasitic capacitor of a thin-film transistor.例文帳に追加

出力バッファ部を制御するノードの電圧が薄膜トランジスタの寄生キャパシタにより変動されることを防止することができるシフトレジスタ及びその駆動方法を提供する。 - 特許庁

When an instruction to change a scramble key is input through a scramble change instruction device 41, a random number output device 42 outputs a generated pseudo random number to a scramble key buffer 61.例文帳に追加

スクランブル変更指令器４１を介して、スクランブル鍵の変更の指令が入力された場合、乱数出力器４２は、生成した疑似乱数をスクランブル鍵バッファ６１に出力する。 - 特許庁

In the illumination apparatus, the LEDs 13 are made to emit the light with brightness corresponding to a ratio of "1" to "0" of the bit patterns which are sent out to respective driving parts 12 from an output port 1d in parallel and stored in the buffer 1a2.例文帳に追加

そして、出力ポート１ｄから並列に各駆動部１２に送出され、バッファ１ａ２に格納されたビットパターンの「１」，「０」の比に応じた明るさでＬＥＤ１３は発光する。 - 特許庁

In a packet dividing part 10, the variable length packet is divided into fixed length packets and in an input buffer part 12, a queue is stored by output lines and further by QoS classes.例文帳に追加

パケット分割部１０において、可変長パケットを固定長パケットに分割し、入力バッファ部１２において、出力回線別さらにＱｏＳクラス別にキューに格納する。 - 特許庁

When a VBUS line (the output of a buffer 70) of a USB cable 30 is changed or key entry is executed, a port control circuit 62 checks whether the VBUS line is a high(H) level or not.例文帳に追加

ＵＳＢケーブル３０のＶＢＵＳ線（バッファ７０の出力）が変化するか、又はキー入力があると、ポート制御回路６２は、ＶＢＵＳ線がＨレベルかどうかを確認する。 - 特許庁

To reduce circuit scale by enabling a driver to operate with, for example, a commonly used 3.3-volt driving CMOS buffer as a source voltage, and further decreasing the number of output terminals of a clock drive circuit.例文帳に追加

電源電圧として一般的な例えば３．３Ｖの駆動用のＣＭＯＳバッファで動作可能とし、更に、クロック駆動回路の出力端子数の削減により、回路規模を削減する。 - 特許庁

The temperature buffer member filled with the heating medium suitably buffers temperature change of the high temperature-side heat source and low temperature-side heat dissipation part, so that the stable power generation output is obtained.例文帳に追加

内部に熱媒体を充填した温度緩衝部材が高温側熱源や低温側放熱部の温度変動を適切に緩衝するので、安定した発電出力が得られる。 - 特許庁

It is checked whether a reed switch 2a of a reed relay 2 turns on or not while a buffer circuit 12 is turned off and the output voltage of a D/A converter 13 is decreased by 30 mV at a time.例文帳に追加

バッファ回路１２をオフ状態にし、Ｄ／Ａコンバータ１３の出力電圧を、３０ｍＶづつ低下させ、リードリレー２のリードスイッチ２ａがオン状態になったか否かを、確認する。 - 特許庁

In addition, when the consumption of the output buffer exceeds an emergency threshold, the back pressure is transmitted to input control parts 2210a to 2210n in a main switch part 2200.例文帳に追加

これに加えて、出力バッファの使用量が緊急の閾値を超過した場合は、メインスイッチ部２２００内の入力制御部２２１０ａ〜２２１０ｎに対してバックプレッシャを送信する。 - 特許庁

If an output voltage outputted from a buffer 3 approaches an earth voltage, a MOS transistor Tn2 is turned off, and clamping to a gate of a MOS transistor Tn is released.例文帳に追加

バッファ３より出力される出力電圧が接地電圧に近づいたとき、ＭＯＳトランジスタＴｎ２がＯＦＦとなり、ＭＯＳトランジスタＴｎのゲートに対するクランプが解除される。 - 特許庁

A stream output control part 205A reads the digital signal from the temporary write buffer 204, and records the read signal to a 1st recording device 105 among two or more recordable recording devices.例文帳に追加

ストリーム出力制御部２０５Ａは、一時書込みバッファ２０４からデジタル信号を読み出し、記録可能な複数の記録装置のうち第１の記録装置１０５に記録する。 - 特許庁

Then, when the contents of the total prize ball number buffer are not 0, the game control means switches the output state of the prize ball number signals and turns the prize ball REQ signals to the ON state.例文帳に追加

そして、遊技制御手段は、総賞球数バッファの内容が０でなければ、賞球個数信号の出力状態を切り替えて賞球ＲＥＱ信号をオン状態とする。 - 特許庁

In a half- tone processing part 65, the RGB image data are converted to CMYL binary image data with the half-tone magnification set by the magnification setting part 67, and expanded in an output buffer 63.例文帳に追加

ハーフトーン処理部６５では、倍率設定部６７で設定されたハーフトーン倍率で、ＲＧＢイメージデータをＣＭＹＫ二値化イメージデータに変換し、出力バッファ６３に展開する。 - 特許庁

This buffer part 110 stores data input through the first input port, and outputs the stored data through the first output port, and deletes the data.例文帳に追加

第１のバッファ部１１０は、第１の入力ポートを介して入力されたデータを記憶し、当該記憶しているデータを第１の出力ポートを介して出力し且つ当該データを消去する。 - 特許庁

The open drain buffer includes a number of floating wells, an output switching device, and a well-bias selector corresponding to them, thereby, a gate oxide film is not subjected to a voltage more than a predetermined value.例文帳に追加

オープンドレインバッファは、多数のフローティングウェルと、出力スイッチングデバイスと、対応するウェル・バイアスセレクタとを有し、ゲート酸化膜が予め定められた値より大きい電圧を受けないようにする。 - 特許庁

A buffer for testing 110 fixes a signal level given to the comparison circuit from the channel exchanger when a plurality of output nodes of the channel exchanger 100 are in an open state.例文帳に追加

テスト用バッファ１１０は、経路交換器１００の複数の出力ノードが開放状態である場合、経路交換器１００から比較回路５０に与えられる信号レベルを固定する。 - 特許庁

In this case, an underrun error occurs, the process control part 22 interrupts a reading process of the image data from the data buffer part 20 and makes the conversion part 24 output the white image data.例文帳に追加

ここで、アンダーランエラーが発生すると、処理制御部２２はデータバッファ部２０からの画像データの読み出し処理を中断し、変換部２４に白の画像データを出力させる。 - 特許庁

When the initializing signal of low level is received in an input CL, low level is impressed to the inputs of pulse delay circuits DL31-DL3m and a buffer 11 and an output Q is turned into low level.例文帳に追加

入力ＣＬにローレベルの初期化信号を受けた場合、パルス遅延回路ＤＬ３１〜ＤＬ３ｍおよびバッファ１１の入力にローレベルが印加され、出力Ｑがローレベルになる。 - 特許庁

An impedance adjusting clock signal ZSCK passes through the output circuit OB, returns by total reflection at the far end of the transmission line L, enters the input buffer IB and is compared with Vref.例文帳に追加

インピーダンス調整クロック信号ＺＳＣＫは出力回路ＯＢを通り、伝送線Ｌの遠端で全反射されて戻り、インプットバッファＩＢに入りＶｒｅｆと比較される。 - 特許庁

The multicast MPEG data received by respective reception parts 26 are temporarily stored in a receiving buffer 28 and read one after another by a multicast output part 40 according to a display schedule 24.例文帳に追加

各受信部２６により受信されたマルチキャストＭＰＥＧデータを、一旦、受信バッファ２８に格納し、マルチキャスト出力部４０で、表示スケジュール２４に応じて順次読み出す。 - 特許庁

When traffic is in congestion in the cell output buffers 5, 6 and the traffic control section 12 receives a back-pressure, the traffic control section 12 activates a shaping function with respect to the cell input buffer 1.例文帳に追加

セル出力バッファ５，６においてトラフィックが輻輳し、トラフィック制御部１２がバックプレッシャを受けると、トラフィック制御部１２は、セル入力バッファ１に関するシェーピング機能を働かせる。 - 特許庁

Second correction circuits 20, 21, 23 detect a delay time of a clock signal supplied from the input buffer circuit 11, and output a clock signal in which a delay time is corrected.例文帳に追加

第２の補正回路２０、２１，２３は、入力バッファ回路１１から供給されるクロック信号の遅延時間を検出し、遅延時間が補正されたクロック信号を出力する。 - 特許庁

The plotting circuit is provided with a data buffer 42 directly connected to the input/output terminals of a video memory 20, and the reading of plotting pattern data and the writing of the plotting pattern data in a plotting area are performed as a series of operations.例文帳に追加

ビデオメモリ２０の入出力端に直結させてデータバッファ４２を備え、描画パターンデータの読み出しと描画領域への書き込みとを一連の動作として実行させる。 - 特許庁

More suitably, a one-and-a-half-time charge pump circuit connected to the earth at its clock-buffer output end position is employed as the first charge pump circuit 55, and a two-time charge pump circuit is employed as the second charge pump circuit 56.例文帳に追加

好適には、クロックバッファ出力端位置をアースに接続した１．５倍チャージポンプ回路を第１チャージポンプ回路５５とし、２倍チャージポンプ回路を第２チャージポンプ回路５６とする。 - 特許庁

To provide an input/output buffer circuit capable of suppressing the increase of current consumption in the entire system even at the time of the low power consumption mode of stopping a clock.例文帳に追加

クロックを停止する低消費電力モード時においてもシステム全体における消費電流の増大を押さえることができる入出力バッファ回路を提供することにある。 - 特許庁

The selector 22 supplies image data stored in the buffer memory 21 indicated by the output select signal to a record control section 18 through DSPs 23 and 24 and the image data is recorded in a recording section 19.例文帳に追加

セレクタ２２は、DSP２３と２４を介して、出力選択信号が表すバッファメモリ２１に記憶されている画像データを記録制御部１８に供給し、記録部１９に記録させる。 - 特許庁

Then, the output signal of the buffer for duty rate adjustment is automatically adjusted so that the duty rate can be set as the target value based on the detection result of the duty rate detection control part.例文帳に追加

このデューティ比検出制御部の検出結果に基づいて、デューティ比調整用バッファの出力信号は、そのデューティ比が目標値となるように自動調整される。 - 特許庁

To provide a shift register capable of preventing the fluctuation of the voltage of a node for controlling an output buffer part caused by the parasitic capacitor of a thin-film transistor, and its driving method.例文帳に追加

出力バッファ部を制御するノードの電圧が薄膜トランジスタの寄生キャパシタにより変動されることを防止することができるシフトレジスタ及びその駆動方法を提供する。 - 特許庁

To provide a solid-state imaging element without generating a lateral smear characteristic when imaging a high-luminance object, in a solid-state imaging element equipped with a buffer amplifier at the output of a column amplifier.例文帳に追加

カラムアンプの出力にバッファアンプを設けた固体撮像素子において、高輝度被写体を撮影する場合に横スミア特性が発生しない固体撮像素子を提供する。 - 特許庁

The main control CPU outputs the pattern specification command through the communication line of the performance controlling transmission buffer after outputting the variation pattern specification command by an output processing.例文帳に追加

そして、主制御用ＣＰＵは、出力処理にて、変動パターン指定コマンドを出力した後、図柄指定コマンドを演出制御用送信バッファの通信線を介して出力する。 - 特許庁

The power resistance 11 is connected between a connection point N1 of the power line 10 and of a power potential input end of the output buffer circuit 14 and the power terminal PVdd.例文帳に追加

電源抵抗１１は、電源線１０と出力バッファ回路１４の電源電位入力端との接続点Ｎ１と電源端子ＰＶｄｄとの間に接続されている。 - 特許庁

To prevent, when the output buffers of all the bidirectional buffer circuits connected to through electrode are in high impedance, the through electrode from being in a logic unstable state.例文帳に追加

貫通電極に接続されているすべての双方向バッファ回路の出力バッファがハイインピーダンスとなった場合でも、貫通電極が論理不定状態となることを防止する。 - 特許庁

When a sub-image is displayed on the EL display 6, the divided image stored in the free space of the frame buffer 1426A is combined again and output to the EL display 6 as the sub image.例文帳に追加

ＥＬ表示器６にサブ画像を表示する際には、フレームバッファ１４２６Ａの空き領域に格納された分割画像を再合成して、サブ画像としてＥＬ表示器６に出力する。 - 特許庁

First correction circuits 14, 15, 18 detect a delay time of a clock signal supplied from the input buffer circuit 11, and output a clock signal in which a delay time is corrected.例文帳に追加

第１の補正回路１４，１５，１８は、入力バッファ回路１１から供給されるクロック信号の遅延時間を検出し、遅延時間が補正されたクロック信号を出力する。 - 特許庁

A signal divided into a plurality of segments respectively having a prescribed data length B is read out from a CBR buffer 105, storing the CBR signal, for each constant interval T, and is output.例文帳に追加

そして、ＣＢＲ信号を格納するＣＢＲバッファ１０５から一定間隔Ｔ毎に所定のデータ長Ｂを有する複数のセグメントに分割した信号を読み出し出力させる。 - 特許庁

Input buffer sections 1-1 to 1-N correspond to input channels 1-N, form a block sequentially from packets with high priority addressed to a same output path and transmit assembled data.例文帳に追加

入力バッファ部１−１〜１−Ｎは、入力回線１〜Ｎに対応し、同一出力方路宛の優先度の高いパケットから順にブロックを形成し組み立てたデータを送出する。 - 特許庁

The buffer circuit 204 installed between the first matching circuit 200 and the second matching circuit 202 inhibits mutual effects between the input signal 11 and the output signal 31.例文帳に追加

第１の整合回路２００及び第２の整合回路２０２との間に設けられたバッファ回路２０４は、入力信号１１と出力信号３１間の相互の影響を阻止する。 - 特許庁

In the drive circuit Dr1, the current drive force of the output buffer 30 is varied in accordance with control signals ϕH, ϕL received from a control circuit not shown in the figure during correction.例文帳に追加

駆動回路Ｄｒ１は、校正中に図示されない制御回路から受ける制御信号φＨ，φＬに応じて出力バッファ３０の電流駆動力を変化させる。 - 特許庁

In the rate adjustment buffer 26d, pixel data are line-sequentially arrayed and stored to be read out in order from the top pixel data, DMA-transferred and output to post-processing sections 14c-14f.例文帳に追加

レート調節用バッファ２６ｄにはライン順次に画素データが配列し格納され、先頭から順番に読み出されてＤＭＡ転送されて後処理部１４ｃ〜１４ｆに出力される。 - 特許庁

The scan output signal cut-off means 3 is provided between the scan cell 1a and the scan cell 1b, and a buffer BUFF1 and an Nch insulated gate type field effect transistor NT1 are provided.例文帳に追加

スキャン出力信号遮断手段３は、スキャンセル１ａとスキャンセル１ｂの間に設けられ、バッファＢＵＦＦ１とＮｃｈ絶縁ゲート型電界効果トランジスタＮＴ１が設けられる。 - 特許庁

A charge recovery circuit 13 is connected to a power supply VDD2 of the output buffer circuit 10 to recover and reuse charge existing in the data electrode C0 after discharging the display cell.例文帳に追加

電荷回収回路１３は、出力バッファ回路１０の電源ＶＤＤ２に接続され、表示セルの放電後のデータ電極Ｃ０に残存する電荷を回収して再利用する。 - 特許庁

A data array conversion part 5 converts an array of data with respect to the data recorded by the input/output data buffer 4 so that one data unit may be operated by respective operation elements 1.例文帳に追加

データ配列変換部５は、入出力データバッファ４で記録されたデータに対して、一つのデータ単位がそれぞれの演算要素１で演算されるよう、データの配列を変換する。 - 特許庁

If either one of main latch data of the page buffer is logic "H", the internal output line is driven by ground voltage regardless of the logic states of the residual main latch data.例文帳に追加

前記内部出力線は、前記ページバッファのメインラッチデータのいずれか一つが論理“Ｈ”であると、前記ページバッファの残りメインラッチデータの論理状態にかかわらず、接地電圧に駆動される。 - 特許庁

To provide an input buffer circuit capable of saving a power, and reducing the fluctuation of an output signal due to the fluctuation of the DC components and amplitude of an input signal.例文帳に追加

省電力化が可能であり、かつ、入力信号の直流成分および振幅の変動に対する出力信号の変動を抑制する入力バッファ回路を提供する。 - 特許庁