「output buffer」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

A residual signal is output from a linear prediction result of a linear prediction coding part 150 to each sampling data, and the output residual signal is coded by a Huffman coding processing part 200 and is accumulated in the buffer 300.例文帳に追加

そして、各サンプリングデータに対して、線形予測符号化部１５０の線形予測結果から残差信号が出力されて、ハフマン符号化処理部２００によってこの出力された残差信号に対して符号化が行われたものがバッファ３００に蓄積される。 - 特許庁

An output buffer 22 selects a mode to output data to be inputted from a LSI chip side to an input terminal 21 through a PAD node 25 to a bus side or the mode of high impedance according to a control input EN to a control terminal 23.例文帳に追加

出力バッファ２２は、入力端子２１にＬＳＩチップ側から入力されるデータをバス側にＰＡＤノード２５を介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子２３への制御入力ＥＮに応じて選択する。 - 特許庁

A clock CLK is applied to flip-flops 5a, 5b as resistor circuits into which output data from a test circuit 4 are input together with a circuit block 3, and an output signal changing synchronously with the clock CLK is inputted into a buffer circuit 6 as a test object circuit.例文帳に追加

回路ブロック３と共に、テスト回路４の出力データが入力されるレジスタ回路としてのフリップフロップ５ａ、５ｂには、クロックＣＬＫが印加され、クロックＣＬＫに同期して変化する出力信号は、テスト対象回路としてのバッファ回路６に入力される。 - 特許庁

This semiconductor memory has plural main data lines connected between a block sense amplifier array for transmitting data and a data output buffer, and takes plural cell data read out from plural memory cells in advance corresponding to one input/output port.例文帳に追加

本発明は、データ伝送のためブロックセンスアンプアレイとデータ出力バッファとの間に連結された複数のメインデータラインを持ち、一つの入出力ポートに対応して複数のメモリセルからリーとされた複数個のセルデータを先取る半導体メモリ装置に関する。 - 特許庁

To provide a semiconductor device having an output impedance control circuit for performing highly accurate impedance adjustment for an output buffer circuit, even if power supply voltage is reduced in a semiconductor device having programmable impedance control function.例文帳に追加

プログラマブルインピーダンス制御機能を有する半導体装置において、電源電圧が低電圧化されても、出力バッファ回路に対する高精度のインピーダンス調整を行うことができる出力インピーダンス制御回路を備えた半導体装置を提供することである。 - 特許庁

An RTP stream processing section 103 determines an output code amount in a range not in excess of an MTU while being in cross-reference with the adopted image compression standard, and extracts bit streams whose output is determined from an entropy encoding section 102 and transfers them to a buffer 105.例文帳に追加

ＲＴＰストリーム化部１０３は、採用される画像圧縮規格に則りつつＭＴＵを超えない範囲で出力符号量を決定し、出力が決まっている分のビット・ストリームをエントロピー符号化部１０２から取り出してバッファ１０５に転送する。 - 特許庁

The output sides of the attenuation portions 1, 2 and 3 are connected to the input side of an output buffer 6 having a high input impedance, respectively via a switch S1, and via a switch S2, and attenuation portions 4, 5 and via a switch S3.例文帳に追加

減衰部１の出力側をスイッチＳ１を介して、減衰部２の出力側をスイッチＳ２を介して、減衰部３の出力側を減衰部４，５およびスイッチＳ３を介して、それぞれ高入力インピーダンスの出力バッファ６の入力側に接続する。 - 特許庁

BY the 2nd sampling period, the arithmetic process of the tracking filter is performed by data DTE2 and the past term to preserve DELAY data of the 2nd sampling period, then tracking servo output data DT which are the result of this calculation, are outputted to the output buffer (Steps S11 to S14).例文帳に追加

第２サンプリング周期で、データＤＴＥ２と過去の項とでトラッキングフィルタ演算処理を行い、第２サンプリング周期のＤＥＬＡＹデータを保存し、その演算結果であるトラッキングサーボ出力データＤＴを出力バッファ９に出力する（ステップＳ１１〜Ｓ１４）。 - 特許庁

The drain and source of an MOSFET Q1 are connected across the resistor R2 and when a switching part 3 turns on the MOSFET Q1, the operational amplifier 11 operates as a buffer to output the voltage V3 of an uninverted input terminal from the output terminal T1.例文帳に追加

また、抵抗Ｒ２と並列にＭＯＳＦＥＴＱ１のドレイン・ソース間が接続してあり、切替部３がＭＯＳＦＥＴＱ１をオンさせると、演算増幅器１１はバッファとして動作し、出力端子Ｔ１から非反転入力端子の電圧Ｖ３が出力される。 - 特許庁

A feedback quantity control buffer CBUF controls feedback quantity that is feedbacked to the output of the part BUF by controlling current flowing into the parts PBUF and NBUF.例文帳に追加

帰還量制御バッファＣＢＵＦは、この差動増幅部ＰＢＵＦとＮＢＵＦに流れる電流を制御することにより、差動増幅部ＢＵＦの出力にフィードバックされる帰還量を制御する。 - 特許庁

A bus buffer 2 is provided with a plurality of comparators 5 (5a, 5b,...5n) to configure the address to perform access limitation on an I/O device 4 and a signal converter 6 is provided at the output side of the comparators 5.例文帳に追加

バスバッファ２には、Ｉ／Ｏ装置４へアクセス制限を行うためのアドレスを設定する複数のコンパレータ５（５ａ，５ｂ，・・・５ｎ）が設けられ、コンパレータ５の出力側には信号変換部６が設けられる。 - 特許庁

To provide an input and output circuit performing a small amplitude operation in which the power consumption of a second power source can be reduced, and the rising of a logical signal to be outputted by an open drain type try state buffer can be quickened.例文帳に追加

第２の電源の消費電力が少なく、オープンドレイン型トライステートバッファが出力する論理信号の立上りが早い、小振幅動作を行う入出力回路を提供する。 - 特許庁

To provide a self-refresh control device by which circuit operation is stabilized by matching the setup time and hold time of a clock buffer output signal with each other, thereby preventing the occurrence of failure in ending a self-refresh operation.例文帳に追加

クロックバッファ出力信号のセットアップ時間及びホールド時間を合せてセルフリフレッシュ終了時のフェイル発生を防止して回路動作を安定化させたセルフリフレッシュ制御装置を提供する。 - 特許庁

An output buffer circuit for outputting a signal from a main base board to a representation control board, is composed of a unidirectional circuit for not passing a signal only in the direction for turning to a centralized relay base board.例文帳に追加

また、主基板からの信号を演出制御基板に出力する出力バッファ回路が、集中中継基板に向かう方向にしか信号を通過させない単方向性回路で構成される。 - 特許庁

This logic circuit is provided with a noise reduction NMOS transistor(TR) N2 and an inverter IV2 for controlling the TR N2, in addition to a PMOS TR P0, NNMOS TRs N0, N1 and an output buffer IV1.例文帳に追加

ＰＭＯＳトランジスタＰ０、ＮＭＯＳトランジスタＮ０、Ｎ１、及び出力バッファＩＶ１に加えて、ノイズ低減用のＮＭＯＳトランジスタＮ２と、それを制御するためのインバータＩＶ２とを備えている。 - 特許庁

The multiple address cell copy system consists of an input channel compatible section 10, having an input buffer section 11, a switching (SW) section 20 having a switch copy function 21, and output channel compatible sections 30.例文帳に追加

入力バッファ部１１を有する複数の入力回線対応部１０、スイッチ（ＳＷ）コピー機能２１を有するＳＷ部２０および複数の出力回線対応部３０により構成される。 - 特許庁

A transmitter circuit 37 sends its output signal to the transmission line 15 through a buffer circuit 40 and a transceiver 13, and a receiver circuit 38 receives the signal once returned to a microcomputer 12.例文帳に追加

通信エラーが発生すると、テスト制御回路３９はＨレベルの制御信号Ｓａを出力し、送信信号は受信信号切替回路４１を通して直接受信回路３８に戻される。 - 特許庁

An encoded compressed video signal read from a buffer and an encoded compressed video signal extracted by an extraction controlling part on the basis of a detection output of a data analyzing part are recorded on storage media.例文帳に追加

バッファから読み出した符号化圧縮映像信号を、データ解析部の検出出力に基づき、抜出制御部により抽出した符号化圧縮映像信号を、蓄積メディアに記録する。 - 特許庁

The error sum calculation section 106 calculates a difference between the determined output gradation value and the corrected input value as an error value and transmits the error value to the error sum calculation section 106 via an error buffer 105.例文帳に追加

誤差和算出部１０６は、決定された出力階調値と修正入力値との差分を誤差値として算出し、誤差バッファ１０５を経由して誤差和算出部１０６に送信する。 - 特許庁

In measurement, the NchMOSFET N1 and N2 are turned on to actuate the driver stage 2, the output part 3, and the buffer chain 5 as a ring oscillator comprising differential amplification circuits of eight stages.例文帳に追加

そして、測定時にＮｃｈＭＯＳＦＥＴＮ１及びＮ２をオン状態にし、ドライバ段２、差動出力部３、及びダミーバッファチェーン５を８段の差動増幅回路からなるリング発振器として動作させる。 - 特許庁

When a column selecting signal CLj is given, a transfer gate of the data buffer 90j is turned on, an output signal of the inverter 92 is outputted to a read-out data bus RDB as read-out data RD.例文帳に追加

列選択信号ＣＬｊが与えられると、データバッファ９０_ｊの転送ゲートがオンとなり、インバータ９２の出力信号が読出データＲＤとして、読出データバスＲＤＢに出力される。 - 特許庁

The CPU 38 reads data in an uplink buffer 42 to a driving circuit 44 so as to output the uplink optical signal to an optical fiber 16-1 during a permitted transmission time slot.例文帳に追加

ＣＰＵ３８は、許可された送信タイムスロットに許可された送信タイムスロットに上り光信号を光ファイバ１６−１に出力できるように、上りバッファ４２のデータを駆動回路４４に読み出す。 - 特許庁

The output of the buffer circuit 61 is connected to one end of a resistance element RC, and the other end of the resistance element RC is connected to a Vc external input terminal pin 42 and one end of a resistance element RD.例文帳に追加

バッファ回路６１の出力は抵抗素子ＲＣの一端へ接続され、抵抗素子ＲＣの他端はＶｃ外部入力端子ピン４２と抵抗素子ＲＤの一端へ接続されている。 - 特許庁

The broadcast signal output from the buffer part 33 is subjected to OFDM modulation by an exciting part 36, and is subjected to frequency conversion defined for each channel to thereby be a terrestrial digital broadcast wave.例文帳に追加

バッファ部３３から出力される放送信号は、励振部３６でＯＦＤＭ変調され、チャンネル毎に規定された周波数に周波数変換されることにより、地上デジタル放送波となる。 - 特許庁

Based on the priority control information S4_1 to S4_M from among the packets accumulated in the buffer unit 15, a priority output unit 16 selects the one packet accumulated to request an accumulating unit 2 to accumulate the one packet.例文帳に追加

優先出力部１６は、バッファ部１５に滞留する滞留パケットの中から優先制御情報Ｓ４_1〜Ｓ４_Mに基づき１の滞留パケットを選択し、蓄積部２に対して蓄積要求する。 - 特許庁

The original images read by an original reading part 2 are accumulated by an accumulating part 7 through a page buffer 6, thereafter, the original images are read in a prescribed page order, and then, printed and outputted by the image output part 10.例文帳に追加

原稿読み取り部２で読み取られた原稿画像は、ページバッファ６を介して蓄積部７に蓄積された後、所定のページ順で読み出され画像出力部１０で印字出力される。 - 特許庁

Since the commands are transmitted from the one indicated by the value of the command output pointer 53g, the priority commands X1, X2 previously set to the command buffer 53d are transmitted first of all, and a state indicated in (d) is attained.例文帳に追加

コマンドは、コマンド出力ポインタ５３ｇの値が示すものから送信されるので、先程コマンドバッファ５３ｄへ設定された優先コマンドＸ１，Ｘ２が真っ先に送信され、（ｄ）に示す状態となる。 - 特許庁

A signal 20 indicating that a branch has been established and an address for a branch destination has been determined is output from a branch control 5 to a buffer register 7 and is also connected to the 1c of the RAM1 as a write enable signal.例文帳に追加

また、ブランチコントロール５から、分岐が成立して分岐先のアドレスが確定したことを示す信号２０をバッファレジスタ７に出力し、更にライトイネーブル信号としてＲＡＭ１の１ｃに接続した。 - 特許庁

A gate terminal G3 is controlled by the signal of the same phase as an input/output mode switching signal CNT outputted from a buffer circuit 5 and in an input mode, the power supply voltage VDD is applied.例文帳に追加

ゲート端子Ｇ３は、バッファ回路５から出力される入出力モード切替信号ＣＮＴと同相の信号により制御され、入力モードの際、電源電圧ＶＤＤが印加される。 - 特許庁

To perform display or a control operation of which the timing is, in correspondence with timing of an audio output signal, while effectively using recording capacity, such that only main data are stored in a buffer RAM 6.例文帳に追加

メインデータのみをバッファ用ＲＡＭ６に蓄えるようにして記憶容量の有効利用を図りながら、オーディオ出力信号にタイミングの一致した表示や制御を行わせることを可能とする。 - 特許庁

When an amount d2_i of the compression data D2 being compressed becomes not less than an amount d1 of the image data D1, the image data D1 stored in the buffer 11 for the image data are output.例文帳に追加

そして、圧縮途中の圧縮データＤ２のデータ量ｄ２_ｉがイメージデータＤ１のデータ量ｄ１以上となると、イメージデータ用バッファ１１に記憶されたイメージデータＤ１が出力される。 - 特許庁

Since image data are exchanged between image input/output parts 12 and 18 and the system memory 20 on the PCI bus 78, it is not necessary to intermediately spool the image data wile using a DRAM buffer.例文帳に追加

画像データはＰＣＩバス７８上で画像入出力部１２、１８とシステムメモリ２０間でやり取りされるので、ＤＲＡＭページバッファを用いて画像データを中間的にスプールする必要が無い。 - 特許庁

The output buffer connects each stage of the shift register S/R and each scanning line WS, captures a power source pulse according to an input signal, and outputs it as a control signal to each scanning line WS.例文帳に追加

出力バッファは、シフトレジスタＳ／Ｒの各段と各走査線ＷＳとの間に接続し、入力信号に応じて電源パルスを取り出し制御信号として各走査線ＷＳに出力する。 - 特許庁

A mixer 10 frequency-converts an output signal of a buffer amplifier 8 into a first intermediate frequency (IF) signal of a frequency higher than a frequency band of AM broadcast based on a first local oscillation signal.例文帳に追加

バッファ増幅器８の出力信号をミキサ１０が第１局部発振信号に基づいて、ＡＭ放送の周波数帯よりも高い周波数の第１中間周波信号に周波数変換する。 - 特許庁

By controlling the adjustable current source with the regulation signal, the output impedance of the buffer can be made to match the characteristic impedance of a transmission line connected to the transformer secondary coil.例文帳に追加

調節可能な電流源を調節信号で操作することにより、バッファの出力インピーダンスを変圧器二次コイルへ接続されている伝送線の特性インピーダンスとマッチングさせることが可能である。 - 特許庁

Two phases of first and second clocks for driving a scanning circuit part 100 are formed by an open drain type inverter 80 and a three state form output buffer 90 in a clock driving circuit 70.例文帳に追加

クロック駆動回路７０内のオープンドレーン形インバータ８０とスリーステート形出力バッファ９０とにより、走査回路部１００を駆動するための２相の第１及び第２クロックを生成している。 - 特許庁

To prevent stress from being applied to a motor and a power element by determining the abnormality of a PWM command signal by comparing digital comparators and by prohibiting an output from a buffer circuit.例文帳に追加

本発明は、ＰＷＭ指令信号の異常をディジタルコンパレータの比較により判定し、バッファ回路からの出力を禁止して、モータ及びパワー素子へのストレス付加を防止することを目的とする。 - 特許庁

A transmission side circuit part of the interface circuit 100 transmits, at test time, a repeating signal 111 of a fixed amplitude to a transmission path 123 via an output buffer circuit 117 comprising a CML circuit.例文帳に追加

インタフェース回路１００の送信側回路部分では、テスト時に一定振幅の繰り返し信号１１１をＣＭＬ回路で構成される出力バッファ回路１１７を経て伝送路１２３に送出する。 - 特許庁

A power supply line connected to the respective circuit blocks of a reference oscillator, a phase comparator, a charge pump circuit, a frequency divider and an output buffer is separated from a power supply line connected to a voltage controlled oscillator.例文帳に追加

基準発振器、位相比較器、チャージポンプ回路、分周器、出力バッファの各回路ブロックに接続される電源供給ラインを、電圧制御発振器に接続される電源供給ラインと分離する。 - 特許庁

In case the output buffer to the transmission line has no margin when the radar equipment outputs the distances and speeds (step 1000), the equipment preferentially outputs the distance to and speed of a moving target of which data have been outputted last time than the distances and speeds of other targets (step 1004).例文帳に追加

このとき、伝送路への出力バッファに余裕がないとき（ステップ１０００）、移動物標で（ステップ１００４）、かつ、前回データを出力した物標を他に優先して出力する。 - 特許庁

The delay time adjustment element 121 delays an input signal for the delay time corresponding to the delay adjustment quantity stored in the delay time memory cell 111 and outputs the input signal to an output buffer 161.例文帳に追加

遅延時間調整素子１２１は、遅延時間記憶素子１１１に記憶された遅延調整量に応じた遅延時間で入力信号を遅延し、出力バッファ１６１へ出力する。 - 特許庁

The controllable current source is regulated by this control signal, and the output impedance of the buffer can be matched with the characteristic impedance of the transmission line connected to the secondary coil of the transformer.例文帳に追加

調節可能な電流源を該調節信号で操作することによって、バッファの出力インピーダンスを変圧器二次コイルへ接続している伝送線の特性インピーダンスと整合させることが可能である。 - 特許庁

The overheat preventing circuit 6 outputs a signal for transmitting or stopping an output signal of a test current to a control circuit 1 in rsponse to a thermo-sensed condition in a radiator or a current buffer circuit.例文帳に追加

放熱器または電流バッファ回路の感温状態に応じて、制御回路１に対して試験電流の出力信号を送信あるいは停止するための信号を過熱防止回路は出力する。 - 特許庁

All packets, stored in the input buffer 406, can be distributed to each of the output ports 106, so that the packet switch circuit having switch capacity which does not depend on the packet length can be realized.例文帳に追加

入力バッファ４０６に蓄積されるすべてのパケットを出力ポート１０６ごとに振り分けることができるので、パケット長に依存しないスイッチ容量を持つパケットスイッチ回路を実現できる。 - 特許庁

The output of the buffer circuit 21 is inputted to an input port circuit 5 so as to be used for control performed by the CPU 6A, and taken off as an inspection signal from a signal terminal fitting area 22.例文帳に追加

このバッファ回路２１の出力は、入力ポート回路５へ入力されＣＰＵ６Ａによる制御に用いられるとともに、信号端子取付領域２２から検査用信号として取り出される。 - 特許庁