「output buffer」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

To provide a horizontal register transfer pulse generating circuit capable of generating an optimum horizontal register transfer pulse by adjusting a load drive capability of an output buffer circuit depending on a CCD solid-state imaging element to be connected.例文帳に追加

接続するＣＣＤ型固体撮像素子に応じて出力バッファ回路の負荷駆動能力を調整し、最適な水平レジスタ転送パルスを生成することができる水平レジスタ転送パルス生成回路を提供する。 - 特許庁

A speed control part 206 calculates a scroll speed of the text data from the inputted reproduction duration and controls the scroll speed by controlling an output timing of the display buffer 207 based upon the calculated scroll speed.例文帳に追加

速度調整部２０６は、入力された再生継続時間からテキストデータのスクロール速度を算出し、このスクロール速度に基づいて表示バッファ２０７の出力タイミングを制御して、スクロール速度を調整する。 - 特許庁

In an output buffer 49 of a DRAM, a level shifter 77 outputs a boosting potential VPP in accordance with it that an internal data signal ZRDHI is made a 'L' level or a test mode signature TMSIG1 is made a 'H' level.例文帳に追加

ＤＲＡＭの出力バッファ４９において、レベルシフタ７７は、内部データ信号ＺＲＤＨ１が「Ｌ」レベルになるか、テストモードシグネチャＴＭＳＩＧ１が「Ｈ」レベルになったことに応じて昇圧電位ＶＰＰを出力する。 - 特許庁

To provide an ESD protection circuit using an output buffer, capable of protecting satisfactorily a prestage circuit such as a prebuffer, without providing a dedicated element for making a surge current flow when applying an ESD surge.例文帳に追加

ＥＳＤサージ印加時にサージ電流を流すための専用の素子を設けることなく、プリバッファなどの前段回路を良好に保護することができる出力バッファを利用したＥＳＤ保護回路を提供する。 - 特許庁

The scramble key buffer 61 sets an n-p bit pseudo random number supplied from a random number output device in higher-order n-p bits and combines the n-p bit with a lower-order fixed value to generate an n-bit scramble key.例文帳に追加

スクランブル鍵バッファ６１は、乱数出力器から供給されたｎ−pビットの疑似乱数をレジスタの上位のｎ−ｐビットに設定し、下位の固定値と合わせてｎビットのスクランブル鍵を生成する。 - 特許庁

A multiplexer 48 inserts high-speed transmission identification information ID_High output from a high-speed transmission identification information generator 40, following an IFG (inter-frame gap) after a low-speed down data signal from a buffer 34.例文帳に追加

多重装置４８は、バッファ３４からの低速下りデータ信号の後のＩＦＧに続いて、高速伝送識別情報発生装置４０から出力される高速伝送識別情報ＩＤ_Ｈｉｇｈを挿入する。 - 特許庁

A PWM modulation circuit 40 generates the pulses VDp and VDn of a pulse width corresponding to the integrated result, and pre-drivers 51 and 52 and an output buffer 60 drive the load 100 on the basis of the pulses.例文帳に追加

ＰＷＭ変調回路４０は、その積分結果に応じたパルス幅のパルスＶＤｐおよびＶＤｎを発生し、プリドライバ５１、５２および出力バッファ６０はこれらのパルスに基づき負荷１００を駆動する。 - 特許庁

The clock generating circuit includes inverting circuits IV0-IV4 of series connection where an output of the IV4 is given to the IV0 via a feedback line FL and buffer circuits BF0-BF4 that receive outputs of the IV0-IV4.例文帳に追加

クロック生成回路は、帰還ラインＦＬを介してＩＶ４の出力がＩＶ０に入力される直列接続の反転回路ＩＶ０〜４とＩＶ０〜４の出力が入力されるバッファ回路ＢＦ０〜４を含む。 - 特許庁

A phase difference signal SP1 can be generated as a composite signal of the output of the buffer means A5 and A6, thereby suppressing the amplitude fluctuation of the signal SP1.例文帳に追加

位相差信号ＳＰ１は、前記バッファ手段Ａ５の出力とバッファ手段Ａ６の出力とを合成した信号として生成することができ、位相差信号ＳＰ１の振幅幅の変動を抑えることができる。 - 特許庁

Also by the central control part 2, the reproduced information supplied first from an HDD 11 is outputted, and next, the control is carried out so as to seamlessly output the reproduced information supplied from the buffer memory 8.例文帳に追加

そして、中央制御部２は、最初にＨＤＤ１１から供給された再生情報を出力させ、次にバッファメモリ８から供給された再生情報をシームレスに出力させる制御を行う。 - 特許庁

In the test mode, the driving ability of the output buffer is not initialized by the reset instruction by the external reset signal or the reset instruction caused by a standby release instruction by an external standby signal, and a preceding setting state is maintained.例文帳に追加

テストモードでは、外部リセット信号によるリセット指示、外部スタンバイ信号によるスタンバイ解除指示に起因するリセット指示では出力バッファの駆動能力は初期化されずに前の設定状態を維持する。 - 特許庁

Besides, a base of a second transistor TR3 of the differential amplifier is grounded via a capacitor C7 and connected to an emitter of a buffer transistor TR5 via a resistor R13, and its terminal becomes a forward output (OUT).例文帳に追加

また、差動増幅器の第２のトランジスタＴＲ３のベースをコンデンサＣ７を介して接地すると共に、抵抗Ｒ１３を介してバッファトランジスタＴＲ５のエミッタに接続され、その端子が正転出力（ＯＵＴ）となる。 - 特許庁

The dummy delay time adjusting section 130 adjusts the delay time of the feedback clock FBCLK for the control clock DLLCLK in accordance with operation conditions being variation factors of the processing time of the data output buffer 50.例文帳に追加

模擬遅延時間調整部１３０は、制御クロックＤＬＬＣＬＫに対するフィードバッククロックＦＢＣＬＫの遅延時間を、データ出力バッファ５０の処理時間の変動要因となる動作条件に応じて調整する。 - 特許庁

This image processor is adapted to temporarily store image data inputted in a line-base format in the buffer memory 160 with a capacity smaller than the image data capacity for one image and output them in a block interleave format.例文帳に追加

ラインベース形式で入力された画像データを、１画像分の画像データ容量よりも小さい容量のバッファメモリ１６０に一時記憶させブロックインターリーブ形式で出力する本画像処理装置である。 - 特許庁

The basic target code quantity is calculated from a basic encoding frame rate, and the correction value is previously calculated based on the difference between the actual value and the prescribed target value of the residual encoded video quantity of the output buffer 800.例文帳に追加

基礎目標符号量は、基礎符号化フレームレートから算出し、補正値は、既に出力バッファ８００の残有符号化映像量の実際の値と所定の目標値との差に基づいて算出する。 - 特許庁

The input output buffer is provided with a power supply generating circuit 16 that converts the voltage signal EB externally received into a proper level corresponding to a high level power supply VDE to generate a reference power supply VDO.例文帳に追加

入出力バッファは、外部から入力される電圧信号ＥＢを高電位電源ＶＤＥに対応する適切な電位に変換して基準電源ＶＤ０を生成する電源作成回路１６を備える。 - 特許庁

A network controller 2 includes the transmitting/receiving buffer 11; a protocol processing section 12; a network reception processing section 13; a network transmission processing section 14; a host request reception processing section 15; and a host response output processing section 16.例文帳に追加

このネットワークコントローラ２は、送受信バッファ１１と、プロトコル処理部１２と、ネットワーク受信処理部１３と、ネットワーク送信処理部１４と、ホスト要求受信処理部１５と、ホスト応答出力処理部１６とを具備する。 - 特許庁

In the period T1, voice parts and non-voice parts are present individually for 30 m/s, every non-voice part is removed, the voice parts before and after thereof are connected to each other, and only all data of the voice part are written into an output buffer.例文帳に追加

期間Ｔ１では、有音部分と無音部分が３０ｍ秒分ずつ存在し、無音部分を全て削除し、前後の有音部分を接合して、有音部分のデータのみを全て出力バッファに書き込む。 - 特許庁

To provide a signal generator and method, with which the phase shift by supply voltage, operating temperature and process variations are suppressed and the phase is easily adjusted with high precision even when an external load and output buffer structure are different.例文帳に追加

電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置および方法を提供する。 - 特許庁

The layout-composing processing part 711 acquires developed image data from the pass management processing part 713 and forms layout-composed image data by arranging the developed image data according to the layout chosen by the user and stores it in an output buffer in RAM.例文帳に追加

そして、パス管理処理部７１３からの展開画像データを取得し、ユーザが選択したレイアウトにしたがって配置することによりレイアウト合成画像データを生成し、ＲＡＭ内の出力バッファに保存する。 - 特許庁

After being processed by an image processing section 306 to be stored once in a buffer memory 308, image signals input are encrypted by an encryption circuit 310 to be output to the parallel bas via an I/F 303.例文帳に追加

入力された画像信号は、画像処理部３０６により処理され、バッファメモリ３０８に一旦格納された後、暗号化回路３１０により暗号化され、出力Ｉ／Ｆ３０３を介してパラレルバスに出力される。 - 特許庁

A wiring path R0 connecting an output terminal t0 for the clock buffer CB1 and the mesh-structure clock wiring 7 is composed only of wiring layers of a lowermost wiring layer (L4) or less in the mesh-structure clock wiring 7.例文帳に追加

クロックバッファＣＢ１の出力端子ｔ０とメッシュ構造クロック配線７をつなぐ配線経路Ｒ０が、メッシュ構造クロック配線７における最下位配線層（Ｌ４）以下の配線層のみで構成されている。 - 特許庁

In this buffer circuit, a signal is inputted from a positive-phase input terminal 1 and a negative-phase input terminal 2, passes through a differential amplifying part BUF and is outputted from output terminals 3 and 4 through an emitter follower EF.例文帳に追加

このバッファ回路において、信号は正相入力端子１及び逆相入力端子２より入力され、差動増幅部ＢＵＦを通り、エミッタフォロワＥＦを経て、出力端子３及び４より出力される。 - 特許庁

When a scroll command is thereafter inputted through a remote control 111, the MPEG-2 decoder generates frame information of a frame to be newly displayed on the screen by scrolling and the frame information is stored in the buffer for output.例文帳に追加

しかる後、リモコン１１１を介してスクロール指令が入力されると、スクロールによって新たに画面上に表示されるファイルのフレーム情報がＭＰＥＧ−２デコーダにより生成され出力用バッファに格納される。 - 特許庁

When the volume of data stored in a data buffer 102 becomes smaller than a preliminarily determined volume, file data stored in a file storage device 104 is reproduced by an output device 105 instead of stream data.例文帳に追加

データバッファ１０２に記憶されているデータの量が、予め定められたデータ量より少なくなったときには、ストリームデータの代わりに、ファイル記憶装置１０４に記憶されているファイルデータを、出力装置１０５で再生する。 - 特許庁

A LSI 1 is provided with input buffers 3a and 3b for inputting or outputting signals from or to combinational circuits 2a to 2c , bidirectional buffers 4a to 4c, and an output buffer 5.例文帳に追加

ＬＳＩ１において、組合せ回路２ａ乃至２ｃに信号を入出力する入出力バッファとして、入力用バッファ３ａ及び３ｂ、双方向バッファ４ａ乃至４ｃ、出力用バッファ５を設ける。 - 特許庁

The network element units 11 to 18 each has an input part to which packet data are inputted, a buffer memory in which the inputted packet data are stored, and an output part for outputting the stored packet data to the outside.例文帳に追加

各ネットワークエレメントユニットは、パケットデータが入力される入力部３１と、入力されたパケットデータを蓄積するバッファメモリ３２と、蓄積されたパケットデータを外部に出力する出力部３３とを有している。 - 特許庁

Then the control circuit 33 generates the control signal S13 to allow the auxiliary circuit 34 to supplement the operation of the buffer circuit 31 while a level of the external output signal O12 differs from a level of the delay signal S12.例文帳に追加

そして、制御回路３３は、外部出力信号Ｏ１２と遅延信号Ｓ１２のレベルが相違する間、補助回路３４がバッファ回路３１の動作を補うように制御信号Ｓ１３を生成する。 - 特許庁

The input buffer circuits 11b, 11c input respectively a clock signal CLK and a chip select signal CSB to output respectively an internal clock signal ICLK and an internal chip select signal ICSB which are synchronized with each other.例文帳に追加

入力バッファ回路１１ｂ，１１ｃはそれぞれクロック信号ＣＬＫ、チップセレクト信号ＣＳＢを入力し、それぞれに同期した内部クロック信号ＩＣＬＫ、内部チップセレクト信号ＩＣＳＢを出力する。 - 特許庁

The period when the PTR 27 and the NTR 28 configuring the main buffer 300 are simultaneously turned on can be reduced so as to effectively reduce a through-current at switching of an output signal level.例文帳に追加

メインバッファ３００を構成するＰＴｒ２７およびＮＴｒ２８が同時にオン状態となる期間を短縮することができ、出力信号レベルの切り換わり時における貫通電流を効果的に低減できる。 - 特許庁

Therefore, because a voltage between a drain and a source of the MOS transistor 21 becomes constant regardless of a voltage value of the input signal Vin, influence on an output Vout can be prevented and a linearity of a buffer circuit is improved.例文帳に追加

従って、ＭＯＳトランジスタ２１のドレイン・ソース間電圧は、入力信号Ｖｉｎの電圧値によらず一定となるので、出力Ｖｏｕｔへの影響が防止でき、バッファ回路の線形性を改善するものである。 - 特許庁

The ATM cell multiplexer section 13 multiplexes received first to n-th buffer output ATM cell signals 113-1 to 113-n and transmits the multiplexed signal to an ATM network as an ATM cell multiplex signal 114.例文帳に追加

ＡＴＭセル多重部１３は受信した第１番目〜第ｎ番目バッファ出力ＡＴＭセル信号１１３−１〜１１３−ｎを多重化し、ＡＴＭセル多重信号１１４としてＡＴＭネットワークへ送出する。 - 特許庁

The output pixel data of a rounding circuit 104 are stored in the buffer memory 100, and at the time of the arithmetic processing of the pixel data transferred through the feedback bypass route, the rounding arithmetic errors are prevented from being accumulated.例文帳に追加

バッファメモリ（１００）には丸め回路（１０４）の出力画素データが格納されるが、フィードバックバイパス経路を転送される画素データの演算処理時においては、丸め演算誤差が累積されるのを防止することができる。 - 特許庁

For a probe wafer 2, a buffer 5 for latching an input/output signal is formed between a pad 3 for contacting to an electrode of a semiconductor integrated circuit(IC) 1 and a tester 4 for electrical inspection of the IC1.例文帳に追加

プローブウェハ２に半導体集積回路（ＩＣ）１の電極と接触をとるためのパッド３とＩＣ１の電気検査を行うテスタ４との間に入出力信号をラッチするためのバッファ５を形成する。 - 特許庁

To reduce, in a semiconductor storage device for reading multivalued data in time division, noise generated when many output buffer circuits operate simultaneously and prevent malfunction from being induced without affecting read speed.例文帳に追加

多値データを時分割に読み出す半導体記憶装置において、読み出し速度に影響を与えずに、多数の出力バッファ回路が同時に動作することにより発生するノイズを低減し、誤動作の誘発を防止する。 - 特許庁

A filter processing part 22-1 and a filter processing part 22-2 perform filtering processing to an input signal held by a buffer 21 and supplies a mixing part 23 with filtered output signals obtained as a result.例文帳に追加

フィルタ処理部２２−１およびフィルタ処理部２２−２は、バッファ２１に保持されている入力信号に対してフィルタ処理を施し、その結果得られたフィルタ出力信号を混合部２３に供給する。 - 特許庁

Further a second control section selects the image data to be output in every main scanning coordinate of the image data of a plurality of lines stored in the line buffer of multiple steps from information relating to the correction.例文帳に追加

また、第２制御部は、前記補正に関する情報に基づいて前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する。 - 特許庁

Either a first portion or a second smaller portion of data retrieved from a storage array is loaded into a data buffer in accordance with a prefetch mode selection, and then output from a memory device via a signaling interface.例文帳に追加

記憶アレイからリトリーブされたデータの第１の部分またはより小さな第２の部分のどちらかが、プリフェッチモード選択に従ってデータバッファにロードされ、次に、信号インタフェースを介してメモリ装置から出力される。 - 特許庁

When a data processing unit 20 serially transmits serial data to an external data processing terminal 30, an output buffer means 203 buffers serial data sequentially generated by a data transmission means 202 and transmits the data serially from a serial port 201.例文帳に追加

外部のデータ処理端末３０にシリアルデータをシリアル送信するとき、データ送信手段２０２が順次発生するシリアルデータを出力バッファ手段２０３がバッファリングしてシリアルポート２０１からシリアル送信する。 - 特許庁

The 12-segment video decoding section 105 performs fast decoding of the video image stream data for one-segment broadcasting in the stream buffer 111 when the output display selection is switched to one-segment broadcasting from 12-segment broadcasting.例文帳に追加

１２セグビデオデコード部１０５は、１２セグ放送から１セグ放送へ出力表示の選択が切り換えられたときに、ストリームバッファ１１１に保持された１セグ放送の映像ストリームデータを高速デコード処理する。 - 特許庁

In a specific embodiment, the linearization circuit is implemented as a unity gain buffer with an input terminal connected to the common terminal of the transistor and an output terminal connected to the input terminal of the transistor.例文帳に追加

特定の実施形態では、線形化回路は、単位利得バッファであって、その入力端子がトランジスタの共通端子に接続され、その出力端子がトランジスタの入力端子に接続されたものとして構成される。 - 特許庁

The analog interface part 6 converts an analog audio signal sent from a telephone set 7 into a digital audio signal and stores it in a transmitting buffer 53 in the timing when the transmitting clock is output from the clock part 8.例文帳に追加

アナログインタフェース部６は、クロック部８から送信クロックが出力されるタイミングにあわせて、電話機７から送出されるアナログ音声信号をデジタル音声信号に変換して、送信バッファ５３に記憶させる。 - 特許庁

A plurality of buffer means (e) to which input/output terminals DOia and DIia are connected are connected through switching means D to units of individual Y decoder means K of the respective inner memory column units MM.例文帳に追加

それぞれの中メモリコラム単位ＭＭの個々のＹデコーダ手段Ｋの単位に対して、入出力端子ＤＯｉａ、ＤＩｉａが接続される複数のバッファ手段ｅが開閉手段Ｄを介して接続される。 - 特許庁

An allocation part 101 decides the allocation of communication resources to respective communication terminals based on communication transmission rates for the respective sub carriers of the respective communication terminals and instructs the output of outgoing transmission data to a buffer 102.例文帳に追加

割り当て部１０１は、各通信端末のサブキャリア毎の通信可能な伝送レートに基づいて、各通信端末への通信リソースの割り振りを決定し、バッファ部１０２に下り送信データの出力を指示する。 - 特許庁

A +5 V additional-power monitoring circuit 101 monitors the drive voltage of an optical coupler 103 to propagate the dot signal to a driver, and set the output of a buffer IC 104 to a high impedance state when the drive voltage becomes 4.25 V or less.例文帳に追加

＋５Ｖ別電源監視回路１０１は、ドット信号をドライバ回路に伝播するための光カプラ１０３の駆動電圧を監視し、４．２５Ｖ以下になるとバッファＩＣ１０４の出力をハイインピーダンス状態とする。 - 特許庁