「output buffer」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

When a pack only for a video is outputted, it is judged whether the underflow occurs in the P-STD audio buffer 154A during the output or not and the PS output is stopped till a state for outputting an audio stream is obtained in the case of the occurrence of the underflow.例文帳に追加

ビデオのみのパックを出力しようとしたとき、それを出力している間にＰ−ＳＴＤオーディオ・バッファ１５４Ａがアンダー・フローを起こすか否かを判断し、もしアンダー・フローを起こすときは、オーディオのストリームを出力できる状態になるまでＰＳ出力を停止する。 - 特許庁

The buffer circuit includes an N-channel transistor, having an input electrode connected to the second power supply node, and a control electrode connected to the output node of the charge pump, and a first constant current source, disposed in between a first power supply node and the output electrode of the N-channel transistor.例文帳に追加

バッファ回路は、第２の電源供給ノードに入力電極が接続され、前記チャージポンプの出力ノードに制御電極が接続されたＮチャネルトランジスタと、第１の電源供給ノードとＮチャネルトランジスタの出力電極との間に配置された第１の定電流源とを有する。 - 特許庁

On the other hand, a receiver side R1 consists of buffer circuits 12, 13 that receive the distributed clock 1 and the distributed pulse multiplexed output, and a pulse recovery circuit 14 that recovers the original single clock 3 and the original single clock 4 from the received pulse multiplexed output.例文帳に追加

一方受信側Ｒ１は、分配されたクロック１とパルス多重入力を受信するためのバッファー回路１２、１３と、受信したパルス多重入力から元の単独のクロックであるクロック３及びクロック４を再生するためのパルス再生回路１４とにより構成する。 - 特許庁

When accepting designation for carrying out the file-output of print data stored in a print buffer for storing print data when a program is operated, the print data are file-output so as to correspond to the cell of the spreadsheet software on the basis of the line of the print data and the position of a column.例文帳に追加

プログラムを動作させたときに印字データを格納する印字バッファに格納された印字データをファイル出力するための指定を受付けると、印字データのライン及びカラムの位置に基づいて表計算ソフトウェアのセルに対応させるように印字データをファイル出力する。 - 特許庁

To provide an automatic output level control circuit comparatively simple in configuration and capable of avoiding the overshoot and undershoot of a signal waveform at the time of light load even though a large output buffer is apt to be used since the size of the load to be connected is not explicit on the design stage of an LSI or the like.例文帳に追加

ＬＳＩ等の設計段階で接続される負荷の大きさが不明であるため、大きな出力バッファを使用する傾向にあり、軽負荷時に信号波形のオーバーシュートおよびアンダーシュートを生じるのを回避する比較的簡単な構成の出力レベル自動調整回路を提供する。 - 特許庁

A data buffer 3 receives a data input signal when the writing instruction signal WE is received, and drives the corresponding one of the bit lines BL and amplifies a minute reading signal transmitted to one of the bit lines BL to output a data output signal when the reading instruction signal RE is received.例文帳に追加

データバッファ３は、書き込み指示信号ＷＥを受けたときにデータ入力信号を受け、それぞれ対応するビット線ＢＬを駆動するとともに、読み出し指示信号ＲＥを受けたときにビット線ＢＬに伝達される微小な読み出し信号を増幅してデータ出力信号を出力する。 - 特許庁

Each formatter 105 multiplexes the replaced PID in place of the original PID on each TS from the input buffer 13, a changeover device 107 selects an output of each formatter 105 and prescribed control information to apply time division multiplex them and to provide an output of the result as a new TS.例文帳に追加

各フォーマッタ１０５は、入力バッファ１３からの各ＴＳに上記付け替え後のＰＩＤを元のＰＩＤに代えて多重し、切り替え器１０７は、各フォーマッタ１０５の出力と所定の制御情報とを切り替えて時分割多重し、新たな一つのＴＳとして出力する。 - 特許庁

Since a margin of a current mirror circuit supplying a mirror current to the pull-up dummy buffer in the pentode region operation is high and the current mirror precision can be ensured even at a low output voltage, the impedance of the pull-up and pull-down output buffers matches the resistance of the externally mounted resistor with high precision.例文帳に追加

プルダウン用ダミーバッファ１３にミラー電流を流すカレントミラー回路の５極管領域動作のマージンは大きいため、出力電圧低下時にも電流ミラー精度を確保してプルアップ及びプルダウン用出力バッファのインピーダンスを精度良く前記抵抗値に合わせ込むことができる。 - 特許庁

The output buffer control signal generation unit 131 makes the transistors 132a-132d and 133a-133d off in sequence to gradually make each impedance of output buffers (a first transistor group 132 and a second transistor group 133) higher in one bit time of the communication signal indicating dominant.例文帳に追加

そして、出力バッファ制御信号生成部１３１は、ドミナントを表す通信信号の１ビット時間において、トランジスタ１３２ａ〜１３２ｄ，１３３ａ〜１３３ｄを順にオフにして出力バッファ（第１のトランジスタ群１３２及び第２のトランジスタ群１３３）の各インピーダンスを徐々に高くする。 - 特許庁

A semiconductor integrated circuit 200 comprises a power line 10, a power resistance 11, a grounding line 12, a grounding resistance 13, output buffer circuits 14, 15 and 16, a power terminal PVdd, a grounding terminal PVss, output terminals PO1, PO2 and PO3, and lead terminals 17 and 18.例文帳に追加

半導体集積回路２００は、電源線１０、電源抵抗１１、接地線１２、接地抵抗１３、出力バッファ回路１４，１５，１６、電源端子ＰＶｄｄ、接地端子ＰＶｓｓ、出力端子ＰＯ１，ＰＯ２，ＰＯ３、及びリード端子１７，１８を含んで構成される。 - 特許庁

A signal corresponding at least to display data is outputted to a computer side transmission circuit 21 for output via a bus line 19 of a computer and a central processing unit 14 of the computer writes data corresponding to the signal to a buffer memory 31 of the computer side transmission circuit 21 for output.例文帳に追加

少なくとも表示用データに対応する信号は、コンピュータのバスライン１９を介してコンピュータ側出力用伝送回路２１に出力され、その信号に対応するデータはコンピュータの中央処理装置１４によりコンピュータ側出力用伝送回路２１のバッファメモリ３１に書き込まれる。 - 特許庁

The data synchronizing unit synchronizes the first data output from the input buffer unit with an output clock signal in response to the input clock signals and the first data enabling signals and outputs synchronized data as second data and second data enabling signals in response to each of the first data enabling signals.例文帳に追加

データ同期化部は入力クロック信号と第１データイネーブル信号とに応答して入力バッファ部から印加される第１データを出力クロック信号に同期させ、同期されたデータをそれぞれの第１データイネーブル信号に応答して第２データと第２データイネーブル信号として出力する。 - 特許庁

The delay elements 421-42n delay an input signal by a delay decided by voltages VC1, VC2 received from terminals 453, 454 and output the delayed signal to a delay element of a next stage and the dummy buffers 441, 442, etc., or the delay element of the next stage and the output buffer 450.例文帳に追加

遅延素子４２１〜４２ｎは、端子４５３，４５４から入力される電圧ＶＣ１，ＶＣ２によって決定される遅延量だけ入力信号を遅延させて、次段の遅延素子およびダミーバッファ４４１，４４２，・・・、または次段の遅延素子および出力バッファ４５０へ出力する。 - 特許庁

To provide an output buffer circuit that can reduce the level of a through current in simultaneous switching, reduce necessary current capacity of a power source, and suppress the through current irrelevantly to an external load when applied to a plurality of output buffers connected in parallel between a power supply terminal and a reference potential point.例文帳に追加

電源端子と基準電位点間に並列接続される複数の出力バッファに適用した場合、同時スイッチング時における貫通電流の大きさを減少でき、電源の電流容量が少なくて済み、また外部負荷によらず貫通電流を抑制可能とする。 - 特許庁

The optical data link 1 includes: a serial communication interface for serial communication with the host device; a mounting detection terminal for detecting whether the optical data link 1 is mounted on the host device; and an output buffer 6, which changes the output level of the mounting detection terminal to High or Low.例文帳に追加

光データリンク１は、ホスト機器とシリアル通信するためのシリアル通信インタフェースと、光データリンク１がホスト機器に実装されたか否かを検知するための実装検知端子と、実装検知端子の出力レベルをＨｉｇｈ又はＬｏｗに切り替える出力用バッファ６とを備える。 - 特許庁

The switching portion 12 is arranged such that a connection is established through a connecting wiring 12a in an uppermost layer between a plurality of connecting terminals S0-Sn, which output inputted signals with a time delay different from each other and a connecting terminal SS which is connected to an input terminal In of an output buffer gate G0.例文帳に追加

スイッチ部１２は、入力信号が互いに異なる遅延時間で出力される複数の接続端子Ｓ０〜Ｓｎと、出力用バッファゲートＧ０の入力端子Ｉｎに接続された接続端子ＳＳとが、最上層の接続配線１２ａによって接続されている。 - 特許庁

When a delayed decision signal F as a delayed signal of the decision signal D by a decision delay means 11 is in a state of representing nonconformity, and output buffer 12 is brought into a conducting state, and a defective information signal E is outputted to the outside from an input/output terminal 2A for inputting the expected value signal B.例文帳に追加

判定信号Ｄを判定遅延手段１１で遅延させた遅延判定信号Ｆが不一致を示す状態になると、出力バッファ１２を導通状態とし、不良情報信号Ｅを期待値信号Ｂを入力する入出力端子２Ａから外部出力する。 - 特許庁

A buffer circuit 10 uses a negative feedback circuit section comprising a duty ratio detection section 16 and a DC component generation section 17 to feed back a signal having a DC component depending on the duty ratio of an output signal SO between an input and output of an input signal amplification section 15.例文帳に追加

バッファ回路１０は、デューティー比検出部１６と直流成分生成部１７とから構成される負帰還回路部によって、入力信号増幅部１５の入出力間で出力信号ＳＯのデューティー比に応じた直流成分の信号を帰還させている。 - 特許庁

An analog signal as a converted object in this A/D converter is held is a 1st sample-and-hold circuit 105 or the like via a changeover switch 103, an i-th bit A/D converter section 108 applies A/D conversion to the analog signal and a tristate output buffer 112 outputs the resulting signal to an output processing section 125.例文帳に追加

変換を行う対象としてのアナログ値の信号は、切替スイッチ１０３を経て第１のサンプルホールド回路１０５等でホールドされ、ｉビットＡ／Ｄ変換部１０８がこれをＡ／Ｄ変換してトライステート出力バッファ１１２が出力処理部１２５に出力する。 - 特許庁

To provide a non-feedback type class-D amplifier capable of making a circuit compact, in which effects of noise or switching noise caused by an oscillator can be reduced, output waveform distortion is eliminated and output buffer latch-up is prevented, thereby suppressing power consumption.例文帳に追加

回路の小型化が可能な無帰還型のＤ級増幅器において、発振器に由来するノイズやスイッチングノイズの影響の低減化を可能にして、出力波形の歪みをなくし、出力バッファのラッチアップを防止し、消費電力を抑制したＤ級増幅器を提供する。 - 特許庁

An inter printer 211 converts the abstract plot data to a raster data by an output font data generation module 218 if the plot command from the host apparatus 1 includes the abstract plot data, writes to an output buffer 213 and makes a printing apparatus 22 to print the data.例文帳に追加

インタプリンタ２１１は、ホスト装置１からの描画コマンドが抽象化描画データを含む場合、その抽象化描画データを出力用フォントデータ生成モジュール２１８によりラスタデータに変換し、出力用バッファ２１３に書き込み、印刷装置２２によりその印刷を行わせる。 - 特許庁

To set a reference voltage in a semiconductor integrated circuit with simple constitution as to a voltage setting circuit which sets the reference voltage needed in the semiconductor integrated circuit and an output current variable buffer which generates an output current corresponding to the set voltage.例文帳に追加

本発明は半導体集積回路内で必要となる基準の電圧を設定する電圧設定回路および設定された電圧に応じた出力電流を生成する出力電流可変バッファに関し、簡単な構成で半導体集積回路内部で基準電圧を設定する。 - 特許庁

The output circuit 500 for outputting a scan driving pulse DS which determines a start timing of mobility correction operation, and respective buffer transistors of the output circuit for a write driving pulse WS which determines an end timing, are arranged in a line in a major axis direction of ELA radiation.例文帳に追加

移動度補正動作の開始タイミングを決定する走査駆動パルスDSを出力する出力回路５００と、終了タイミングを決定するサ書込駆動パルスWSを出力する出力回路４００の各バッファトランジスタを、ＥＬＡ照射長軸方向に一列に並べて配置する。 - 特許庁

The virtual output queue controller 200 in the input buffer type switch in the virtual output queue is provided with a class band managing part 201 for CBR class and a connection request generating part 202 to make a connection request to a switch scheduler capable of performing three stages of priority control.例文帳に追加

仮想出力キュー方式の入力バッファ型スイッチにおける仮想出力キュー制御装置２００は、ＣＢＲクラス用のクラス帯域管理部２０１と、三段階の優先制御を実行可能なスイッチスケジューラに対して接続要求を行う接続要求生成部２０２と、を備えている。 - 特許庁

The device is provided with a switch circuit 112 controlled by the coincidence-detection output, switching the data corresponding to the defective address in a sense amplifier circuit 104 to the data selected by the set number in the redundant sense amplifier circuit 105, and connecting it to a data input/output buffer 113.例文帳に追加

その一致検出出力により制御されてセンスアンプ回路１０４の中の不良アドレス対応のものと冗長センスアンプ回路１０５のなかのセット番号により選択されたものとを切り換えてデータ入出力バッファ１１３に接続するスイッチ回路１１２を備える。 - 特許庁

Under control of control units 310 and 311, in an HDD 103, a packet output from a stream data input part 301 is added with a time stamp by a time stamp addition part 303 and transferred to an HDD 104 via a buffer 304, a stream data generation part 306 and a stream data output part.例文帳に追加

制御部３１０、３１１の制御により、ＨＤＤ１０３では、ストリームデータ入力部３０１から出力されたパケットがタイムスタンプ付加部３０３によりタイムスタンプが付加されてバッファ３０４、ストリームデータ生成部３０６、ストリームデータ出力部を経由して、ＨＤＤ１０４に転送される。 - 特許庁

Therefore, if the output terminal is inspected in such the state that the load current of the inspection condition flows through an output buffer 2, it becomes unnecessary to draw current from a tester, and no voltage drop due to an equivalent resistance component 8 such as wiring or the like is generated, thereby enabling an accurate measurement.例文帳に追加

それにより、出力バッファ２に検査条件の負荷電流が流れる状態を作り出して、出力端子の検査を行えば、テスターからの電流引き込みは不要になり、配線等の等価抵抗成分８による電圧降下は発生せず、正確な計測が可能となる。 - 特許庁

A switch 250 is connected to an a-side and coding of a head sampling signal is not performed to be stored to a buffer 300, as it is, when an original audio signal is sampled with a sampling processing part 100 to be output as a frame and when the sampling signal of a frame head is output.例文帳に追加

原オーディオ信号がサンプリング処理部１００でサンプリングされてフレームとして出力される場合、フレーム先頭のサンプリング信号が出力される場合には、スイッチ２５０がａ側に接続され先頭サンプリング信号の符号化が行われずそのままバッファ３００に蓄積される。 - 特許庁

When such a state occurs that the semiconductor device 25 is fractured by some cause during burn-in and that the data are outputted continuously from the output terminal 4 for burn-in, a burn-in state detection circuit 5 switches the output terminal 4 for burn-in to HiZ by controlling a tristate buffer 6.例文帳に追加

バーンイン状態検知回路５は、バーンイン中に何らかの原因で半導体装置２５が破壊し、バーンイン用出力端子４からデータが出力され続けるような状態に陥った場合に、トライステートバッファ６を制御してバーンイン用出力端子４をＨｉＺにする。 - 特許庁

When switching of a DRAM bus 6 from an operating state to a non-operating state is determined, the output state of a SSTL 2 interface buffer 121 is switched to a predetermined output state so as to reduce the current quantity to be carried to the DRAM bus 6 through a VT power source 14.例文帳に追加

ＤＲＡＭバス６が動作状態から非動作状態に切り替わったと判定した場合、ＶＴ電源１４を介してＤＲＡＭバス６に流れる電流量を減少させるよう、ＳＳＴＬ２インターフェースバッファ１２１の出力状態を所定の出力状態に切り替える。 - 特許庁

The optical switch for switching a plurality of input signals to a plurality of output positions, is characterized in that a lamination body in which the same number of nonlinear optical layers and buffer layers as that of the input parts are laminated crosses the optical path between the input parts and the output parts.例文帳に追加

複数の入力信号を複数の出力位置へスイッチングさせる光スイッチにおいて、入力部と出力部の間に、非線形光学層と緩衝層を入力部数と同数積層させた積層体が光路に交差していることを特徴とする光スイッチ。 - 特許庁

An output pattern generating circuit 22 converts the binary image data from the line buffer 21 to multi-value image data and converts this image data to second resolving power higher than first resolving power and subsequently converts the second resolving power to binary image data to output this image data to a printer engine 10 through an engine I/F 8.例文帳に追加

出力パターン発生回路２２は、ラインバッファ２１からの２値のイメージデータを多値のイメージデータに変換し、それを第１の解像度よりも高い第２の解像度に変換した後、２値のイメージデータに変換し、エンジンＩ／Ｆ８を介してプリンタエンジン１０に出力する。 - 特許庁

Then, in the control LSI 1, a selector 11 for switching output signals g1 from the internal circuit 14 of the control LSI 1 to the memory 8 for the data storage and the signals i1 inputted from external input/output signals d1 through an interface buffer 3 is provided.例文帳に追加

このセレクタ１１により、制御ＬＳＩ１が選択されている動作モード時には、メモリ８は、その制御ＬＳＩ１が使用し、またメモリを内蔵していないその他の制御ＬＳＩ２が選択されている動作モード時には、制御ＬＳＩ１の外部端子には、メモリ８の信号が割り付けられる。 - 特許庁

This buffer circuit commonly drives a load by an operational amplifying means for buffering an input voltage and outputting the voltage, and an output accelerating means for outputting current larger than current from the amplifying means when the voltage difference of a predetermined offset voltage or higher exists between its input and output voltages.例文帳に追加

入力電圧をバッファして出力する演算増幅手段と、その入・出力電圧間に所定のオフセット電圧以上の電圧差がある時に演算増幅手段からの電流より大きな電流を出力する出力加速手段とにより、負荷を共通に駆動する。 - 特許庁

The output buffer circuit 1 is also provided with a second level converter circuit 22 for outputting a signal D with the ground and the external output interface power supply potential VDH, defined as amplitude range on the basis of a control input signal C with the ground and the power supply potential VDL at the semiconductor chip core side, defined as an amplitude range.例文帳に追加

また、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とする制御入力信号Ｃに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｄを出力する第２レベルコンバータ回路２２を備えた。 - 特許庁

A buffer control section 105 makes all the try-state buffers 104-1 to 104-n a signal output state at the time of writing data, makes only a part of (n) pieces of the try-state buffers a signal output state selectively at the time of bit processing, and makes the other try-state buffers high impedance.例文帳に追加

バッファ制御部１０５は、データの書き込み時にはトライステートバッファ１０４−１〜１０４−ｎをすべて信号出力状態にし、ビット処理時にはｎ個のトライステートバッファの一部のみを選択的に信号出力状態にして他のトライステートバッファをハイインピーダンスにする。 - 特許庁

To provide an output buffer circuit which prevents waveform distortions from occurring due to the asynchronous supply of data signals and impedance codes and takes in a latest impedance code, to suppress the mismatch of its output impedance from the characteristic impedance of a transmission line.例文帳に追加

データ信号及びインピーダンスコードが非同期に供給されることによる波形歪みの発生を防止しつつ、最新のインピーダンスコードを取り込むことで出力インピーダンスと伝送線路の特性インピーダンスの整合のずれを抑止することが可能な出力バッファ回路を提供する。 - 特許庁

quietconsole allows you to keep stdio output in a buffer without displaying it (or without displaying the stdout windowaltogether, if set with EditPythonPrefs) until you try to read from stdin or disable the buffering, at which point all the saved output is sent to the window.例文帳に追加

quietconsole を使うと、バッファの stdio 出力を表示せずに (あるいは、EditPythonPrefsで設定されていれば、stdout ウィンドウを全く表示しないで) 保存できます。 保存されるのは、 stdin から読み込みを始めるか、バッファリングを止めるかするまでの間で、その時点で全ての出力は今度はウィンドウに送られることになります。 - Python

To prevent a malfunction by detecting presence/non-presence of ringing in an output signal waveform of an output buffer thereby changing a driving capability of a driving means without using a component, such as a damping resistor, inverse bias or ferrite beads and without adjusting and setting the driving capability from the outside.例文帳に追加

ダンピング抵抗、逆バイアス、フェライトビーズなどの部品を用いたり、外部から駆動能力の調整設定を行うことなく、出力バッファの出力信号波形におけるリンギングの有無を検知して、それに応じて駆動手段の駆動能力を変化させて、誤動作を防ぐ。 - 特許庁

A power supply becoming the reference of a load circuit is constituted of a first inverter 1 and a buffer 2 having short-circuited input and output, and a hysteresis control circuit 5 regulates the amount of shift of first and second load circuits 3 and 4 based on the output from a differential amplifier 6 thus constituting hysteresis.例文帳に追加

入出力を短絡した第１のインバータ１とバッファ２とにより負荷回路の基準となる電圧源を構成し、差動増幅器６の出力を基にヒステリシス制御回路５が第１の負荷回路３と第２の負荷回路４のシフト量を調整することによってヒステリシスを構成する。 - 特許庁

On the CAD tool, a signal transmitting circuit in which crosstalk occurs is replaced with a signal transmitting circuit 300 having an output buffer that can output a digital transmission signal to be transmitted and a negative-phase signal to be negative phase to the transmission signal, at least two signal transmission lines, and an input buffer for receiving the transmission signal and the negative-phase signal transmitted through the signal transmission lines.例文帳に追加

ＣＡＤツール上で、クロストークが発生する信号伝送回路を、伝送すべきデジタルの送信信号とその送信信号とは逆相となる逆相信号とを出力可能な出力バッファと少なくとも２本の信号伝送線と、それら信号伝送線を経由して伝送されてきたに送信信号と逆相信号とを受信する入力バッファとを持つ信号伝送回路３００に置き換える。 - 特許庁

For individual unit of the Y decoder means K in each of the middle memory column units MM, a plurality of buffer means e, which are connected with input and output terminals DOia and DIia, are connected through an opening and closing means D.例文帳に追加

それぞれの中メモリコラム単位ＭＭの個々のＹデコーダ手段Ｋの単位に対して、入出力端子ＤＯｉａ、ＤＩｉａが接続される複数のバッファ手段ｅが開閉手段Ｄを介して接続される。 - 特許庁

The frequency converter may includes: the passive analog multiplier for outputting the multiplication result by electric current; the buffer for outputting the buffering current which is obtained by buffering the current; and an integrator for integrating the buffering current and performing a voltage output.例文帳に追加

または、掛算結果を電流で出力する、パッシブ型のアナログ掛算器と、電流をバファリングしたバファリング電流を出力するバッファと、バファリング電流を積分して電圧出力する積分器とを具備する。 - 特許庁

A current flowing a J-FET2 is increased/decreased as it is driven according to an input signal, and a parasitic capacitor 4 is charged/ discharged by an input/output signal of a buffer circuit 6 which responds it.例文帳に追加

Ｊ−ＦＥＴ２が入力信号に応じて駆動されると、Ｊ−ＦＥＴ２に流れる電流が増減され、それに応じたバッファ回路６の入出力信号によって寄生容量４が充放電される。 - 特許庁

In an image processing means 20, a command interpretation means 202 interprets a printer command stored in an input buffer 201 to output color information ci and object type information ob to a drawing color decision means 209.例文帳に追加

画像処理手段２０において、入力バッファ２０１に蓄積されたプリンタコマンドをコマンド解釈手段２０２で解釈し、色情報ｃｉ及びオブジェクト種情報ｏｂを描画色決定手段２０９に出力する。 - 特許庁