「output buffer」に関連した英語例文の一覧と使い方(47ページ目) - Weblio英語例文検索

The gray level error erws is outputted to the buffers MB, SB, where the gray level error erws is accumulated to the gray level error having so far been obtained, and an output of each buffer is being sifted to a next stage every time the target pixel is moved.例文帳に追加

この濃度誤差ｅｒｗｓを各バッファＭＢ，ＳＢに出力し、ここでそれまでに求めた濃度誤差と累積すると共に、着目画素が移動する度に、各バッファの出力を次段にシフトして行く。 - 特許庁

A process control part 22 reads image data equivalent to a single pixel from a data buffer part 20, when a printing operation is initiated, and a conversion part 24 converts the image data which are read to data for printout and outputs the data for printout to an image output part 12.例文帳に追加

印刷動作が開始されると、処理制御部２２がデータバッファ部２０から１画素分の画像データを読み出し、変換部２４で印刷出力用のデータに変換して画像出力部１２に出力する。 - 特許庁

A management transmitting portion 2C has a buffer memory 66, a signal input/output portion 68 for inputting and outputting the information to the external, a lamp driving portion 67 driving the group of lamps, and a main control portion 65 for controlling each portion.例文帳に追加

管理送信部２Ｃは、バッファメモリ６６と、情報を外部に入出力するための信号入出力部６８と、ランプ群を駆動させるランプ駆動部６７と、各部を制御する主制御部６５を有する。 - 特許庁

As a result, takeover data in the case of system changeover are reduced, a system changeover time is shortened, possibility to discard a cell because of time-over is reduced, and required capacity of an input/output buffer is decreased.例文帳に追加

その結果、系切り替え時の引継データが少なくなり、系切り替え時間が短縮され、タイムオーバによりセル廃棄が発生する可能性が低くなるとともに入出力バッファの必要量が少なくなる。 - 特許庁

In a structure wherein printing data are spread and processed by using a rebuildable hardware, two sets of buffer groups each made up by combining input and output buffers whereto the same type access made available in a processing unit such as a band unit are formed.例文帳に追加

再構成可能ハードウェアを用いて印刷データを展開処理する構成において、バンド単位等の処理単位で同一タイプアクセスが発生する入出力バッファを組み合わせたバッファ・グループを２組構成した。 - 特許庁

At the time a buffer memory 2103 has read the data volume equivalent to 128 pixels (32 bit×4 data) of a synchronous image data 222 output from a scanner engine 201, it starts to prepare reading, in order to transfer it to the CPU bus 221.例文帳に追加

そのため、スキャナエンジン２０１から出力される同期系画像データ２２２は、１２８画素分（３２bit×４データ）がバッファメモリ部２１０３にライトされた時点で、ＣＰＵバス２２１側に転送するためのリード準備に入る。 - 特許庁

To provide an output buffer capable of a high-speed operation with small power consumption which has a high degree of freedom of layout in the case of one chip integration, can easily take countermeasures against an ESD(Electrostatic Discharge) and latch-up while suppressing overshooting and undershooting.例文帳に追加

１チップに集積化する際のレイアウトの自由度が高く、ＥＳＤ及びラッチアップ対策が容易で、オーバーシュート・アンダーシュートを抑制しながら高速動作可能な低消費電力の出力バッファを提供する。 - 特許庁

Two or more buffer means e connected to input-output terminals DO_ia and DI_ia are connected to the units of individual Y decoder means K of each middle memory column unit MM via an open/close means D.例文帳に追加

それぞれの中メモリコラム単位ＭＭの個々のＹデコーダ手段Ｋの単位に対して、入出力端子ＤＯｉａ、ＤＩｉａが接続される複数のバッファ手段ｅが開閉手段Ｄを介して接続される。 - 特許庁

The impedance of a pull-down output buffer matches an integer multiple of an externally mounted resistor based on the information when a pull-down counter matches the impedance of a pull-down dummy buffers 13, 14 with the resistance of the externally mounted resistor.例文帳に追加

プルダウン用出力バッファのインピーダンスは、プルダウン用カウンタがプルダウン用ダミーバッファ１３、１４のインピーダンスを外付け抵抗の抵抗値に合わせた際の情報により、前記抵抗値の整数倍に合わせ込まれる。 - 特許庁

That is, with respect to a picture before the finish of processing by an arithmetic coding means 102, the occupancy amount of the virtual buffer is computed by using the code length of a code output from a binarization means 101.例文帳に追加

すなわち、未だ算術符号化手段１０２での処理が完了していないピクチャについては、二値化手段１０１が出力する符号の符号長を用い仮想バッファの占有量算出を行う。 - 特許庁

To realize reliable data transfer by maintaining matching of input and output pointers, especially without structural complexity, in a first-in, first-out (FIFO) system buffer device used, for example, in a disk controller.例文帳に追加

例えばディスクコントローラなどに使用するＦＩＦＯ方式のバッファ装置において、特に構成の複雑化を招くことなく、入出力ポインタの整合性を維持して、確実なデータ転送を実現することにある。 - 特許庁

A lowering buffer distance is calculated by a calculation device 15 based on output of the rotation count detector 13 until the car 9 lift and the location detector 14 operates, and is displayed on a display device 16.例文帳に追加

そして、かご９が上昇し位置検出器１４が動作するまでの回転数検出器１３の出力を介して演算装置１５により下降余裕距離が演算されて表示器１６に表示される。 - 特許庁

To prevent an image output system from failing caused by the penalty of mis-hit in color conversion with a small-capacity print buffer while suppressing the band of a transfer bus within the system from being raised.例文帳に追加

システム内の転送バスの帯域の上昇を抑制しながらも、色変換におけるミスヒットのペナルティによる画像出力システムの破綻防止を、少ない容量のプリントバッファで実現することを可能にする。 - 特許庁

According to the result of the arithmetic circuit 26, the selection circuit 32 selects the digital audio signal, output from the expansion processing circuit 28 when there is no error mixed, the data stored in the data buffer 30, when there is an error mixed.例文帳に追加

回路３２は、回路２６の判定結果に従い、エラーが混入していない時には回路２８の出力ディジタルオーディオ信号を、エラーが混入している時には補間データバッファ３０に記憶されるデータを選択する。 - 特許庁

When the plotting processing is ended to the sub-bands arranged in a main scanning direction, the bit map data generated by each sub- band are read from the band buffer memory 7 as line unit data, and outputted to an output control part 10.例文帳に追加

主走査方向に並ぶサブバンドについて描画処理が終了したら、サブバンドごとに生成されたビットマップデータをライン単位のデータとしてバンドバッファメモリ７から読み出し、出力制御部１０に出力する。 - 特許庁

A buffer 107 stores output data of the FFT circuit 104 firstly and secondly, respectively, and S/N detection circuit 106 calculates an S/N value and outputs it to an FFT window control circuit A105.例文帳に追加

１回目と２回目それぞれにおいて、バッファ１０７ではＦＦＴ回路１０４の出力データを保存し、Ｓ／Ｎ検出回路１０６ではＳ／Ｎ値を計算し、ＦＦＴウィンドウ制御回路Ａ１０５に出力する。 - 特許庁

The control processor 10 writes an output data not in the O-data area 34 but in an O-data temporary retraction buffer 37, when an O-data area exclusive flag 35 is flagged on or when a timer 14 is counted up.例文帳に追加

また、制御用プロセッサ１０は、Ｏデータ領域排他フラグ３５がフラグＯＮのとき又はタイマ１４がカウントアップしているときには、Ｏデータ領域３４ではなく、Ｏデータ一時退避バッファ３７に出力データを書き込み。 - 特許庁

Since FETs 18, 19 are switched on, a complementary logic circuit 20 performs logic inversion by inputting an inversion signal of a non-inversion differential input voltage Vinp, and outputs the result to a buffer circuit 6 through an intermediate output node Nc.例文帳に追加

ＦＥＴ１８、１９がオンとなるので、相補型論理回路２０は、非反転差動入力電圧Ｖinpの反転信号を入力して論理反転し、中間出力ノードＮｃを通してバッファ回路６に出力する。 - 特許庁

A difference signal generated by a subtractor 40 is made an encoding signal output #2 through a second quantization circuit 4-2, a second variable length encoding circuit 11-2 and a second buffer 12-2, and then outputted.例文帳に追加

減算器４０で生成された差分信号は、第２の量子化回路４−２、第２の可変長符号化回路１１−２、第２のバッファ１２−２を通して符号化信号出力＃２となされ出力される。 - 特許庁

To provide a semiconductor chip that needs no input/output buffer circuit that operates at a different voltage even when the semiconductor chips different in operation voltage are connected, thereby preventing an increase in chip area.例文帳に追加

動作電圧が互いに異なる半導体チップを接続して用いる場合、双方に、自身の動作電圧と異なる電圧で動作する入出力バッファ回路を設ける必要があり、チップ面積が大きくなってしまう。 - 特許庁

This invention relates to a technology such that noise becoming a problem in a control circuit does not sneak into an output buffer without increasing the number of power supply/ground pins (1) and without increasing the feed line inductance (2).例文帳に追加

本発明では、上記課題である（１）電源・グランドピン数増加と（２）給電ラインインダクタンスの増加を生じることなく、制御回路で問題となるノイズが出力バッファに回り込まないような技術を提供する。 - 特許庁

When a job controller 1023 receives jobs from the DSC 1 and the DSC 2, it stores the printing information relating to the jobs by correlating it to the information relating to the output sources of the jobs into a queuing buffer 1024.例文帳に追加

ジョブコントローラ１０２３は、ＤＳＣ１、ＤＳＣ２からのジョブを受信すると、ジョブに関する情報である印刷情報と、ジョブの出力元に関する情報とを関連付けてキューイングバッファ１０２４に格納する。 - 特許庁

Then, first data D1 that is inputted from a first data input terminal IN1 is always outputted to an output pad OP via the buffer circuit part 150a before second data D2 that is inputted from a second data input terminal IN2.例文帳に追加

そして、第１データ入力端子IN1から入力される第１データD1を常に第２データ入力端子IN2 から入力される第２データD2より先にバッファ回路部１５０ａを介して出力パッドOPに出力する。 - 特許庁

The delay control circuit 160 changes a voltage of the CNT signal in response to the UP signal or the DOWN signal to adjust the slew rate at the falling of the signal outputted from the output buffer 180.例文帳に追加

遅延制御回路１６０はＵＰ信号およびＤＯＷＮ信号に応じてＣＮＴ信号の電圧を変化させ、出力バッファ１８０が出力する信号の立ち下がり時のスルーレートを調整する。 - 特許庁

The data recording and reproducing apparatus 20 comprises: a demodulation circuit 38 for demodulating data reproduced from a disk 10; a buffer memory 42 for receiving a demodulation output via an error correction decoding circuit 40; and a control section 35 for controlling them.例文帳に追加

ディスク１０より再生されたデータを復調する復調回路３８と、復調出力がエラー訂正復号化回路４０を介して供給されるバッファメモリ４２と、その制御部３５とで構成される。 - 特許庁

In a multiplexer 18, the restored and reproduced image signal, entered from the buffer 16, is synchronized with the horizontal and vertical synchronization signals of the image signal entered from a synchronizing signal separator 17 and is output.例文帳に追加

マルチプレクサ１８はバッファ１６から入力される復元再生した映像信号を、同期信号分離器１７から入力される映像信号の水平及び垂直同期信号に同期さて出力する。 - 特許庁

The Schmitt buffer 111 has two upper and lower threshold levels and changes a level of its output signal OUT depending on whether a voltage of an input signal IN is higher than or lower than the two levels.例文帳に追加

シュミットバッファ１１１は，上下２つのスレショルドレベルを有し，入力信号ＩＮの電圧がこの２つのレベルより高くなるか，または，低くなるかによって出力信号ＯＵＴのレベルを変化させるものである。 - 特許庁

To provide a detector, which is matched with the output of video display data precisely with the time stamp relating to the video display data and then efficiently uses a compression video buffer memory in the decoder.例文帳に追加

本発明は、ビデオディスプレイデータの出力をビデオディスプレイデータと関連するタイムスタンプと精密に整合させ、それによってデコーダ内の圧縮ビデオバッファメモリを効率的に使用することを可能としたデコーダを提供している。 - 特許庁

A reception section (2) is configured by connecting the one terminal of a reception coil (9) arranged corresponding to the transmission coil (8) to ground, and connecting the other terminal of the reception coil (9) to a data output terminal (11) via a three-state buffer (10).例文帳に追加

送信コイル(８)に対応して配置した受信コイル(９)の一端を接地するとともに、受信コイル(９)の他端をスリーステートバツファ(10)を介してデータ出力端子(11)に接続して受信部(２)を構成した。 - 特許庁

An input control means 21 is provided with a data group detection means to employ the point of the data group for the address storage opportunity of an address management means 24, the grasp of buffer storage completion with an output control means 25 and the like.例文帳に追加

入力制御手段２１は、データ群検知手段を有し、データ群の区切りをアドレス管理手段２４のアドレス格納契機、出力制御手段２５でのバッファ格納完了把握等に使用する。 - 特許庁

The time slot assignment system comprises terminal side devices 700-730 each provided with a buffer 701, a queue length notice function 702 and an output control function 703 and of a network side unit 740 provided with an impartiality warrant/high efficiency hybrid type time slot assignment control function 141.例文帳に追加

バッファ701 とキュー長通知機能702 と出力制御機能703 とを備える端末側装置700 〜730 と、公平性保証/ 高効率ハイブリッド型タイムスロット割当制御機能141 を備える網側装置740 とにより構成する。 - 特許庁

Detection signals of various sensors 58, an output signal to a working member 57 and error detection results are stored, in time series, in the ring buffer 73 of an RAM 55 according to a memory control program every time when a variation takes place.例文帳に追加

記憶制御プログラムによってＲＡＭ５５のリングバッファ７３に、各種センサ５８の検知信号と作動部材５７への出力信号およびエラー検知結果を、変化があるごとに時系列的に記憶させる。 - 特許庁

At the time of read-out, data of an address specified by a column address decoder 30 out of data outputted from an error corrector 6 is outputted to a data output buffer 2, simultaneously, data after correction is written in a memory cell array 5 again.例文帳に追加

データ読み出し時には、エラーコレクタ６から出力されるデータのうち、列アドレスデコーダ５０で指定されるアドレスのデータをデータアウトプットバッファ２へ出力し、同時に、訂正後のデータを再びメモリセルアレイ５へ書き込む。 - 特許庁

Terminal devices 1-1 to 1-4 are provided with a buffer 11, a queue length notifying function 12 and an output control function 13, and a network side device 2 is provided with a control delay consideration type time slot allocation control function 21.例文帳に追加

端末側装置１−１〜１−４はバッファ１１とキュー長通知機能１２と出力制御機能１３とを備え、網側装置２は制御遅延考慮型タイムスロット割当制御機能２１を備えている。 - 特許庁

The presence or absence of driving transferred from the shift register in the state of keeping the first switch held closed to the latch circuit side is memorized in the latch circuit and the output of the buffer circuit is controlled by opening and closing the second switch based on the memorized data.例文帳に追加

第１スイッチをラッチ回路側に閉じた状態でシフトレジスタから転送される駆動の有無をラッチ回路に記憶させ、記憶データに基づいて第２スイッチを開閉してバッファ回路の出力を制御する。 - 特許庁

To realize a variable length packet switch that conducts switching in matching with a characteristic of traffic while suppressing a cost of a data transfer path and the switch while utilizing features of a cross point buffer system where input output ports are asynchronously in operation.例文帳に追加

各入出力ポートが非同期で動作するクロスポイントバッファ方式の特長をいかしながら、データ転送バス、スイッチのコストを抑え、トラフィックの特性に合わせたスイッチングを行う可変長パケットスイッチを実現する。 - 特許庁

A second coupling path (FB2) has a filter device (4), a buffer circuit (5) and a second impedance element (R2) connected in series, and connects the feedback input (32) to the signal output (33) or to the signal input (31).例文帳に追加

第２の結合路（ＦＢ２）は、直列に接続したフィルタ装置（４）と、バッファ回路（５）と、第２のインピーダンス素子（Ｒ２）を有し、帰還入力（３２）を信号出力（３３）または信号入力（３１）に接続する。 - 特許庁

The gain fluctuation of an output buffer (70) connected to a second selection circuit (17) is equalized with respect to time by periodically exchanging the positional relation of plurality of elements (72, 73).例文帳に追加

また、第２選択回路（１７）に接続される出力バッファ（７０）のゲインばらつきは、複数の素子（７２、７３）の位置関係を周期的に入れ換えることで出力バッファ（７０）のゲインばらつきを時間的に平均化する。 - 特許庁

Image data VDATA provided to an input processor 11A are passed through a filter 12, stored in an FIFO buffer 13, then read out sequentially from an output section 14A, and transferred to the outside.例文帳に追加

入力処理部１１Ａに与えられた画像データＶＤＡＴＡは、フィルタ１２でフィルタ処理が施されてＦＩＦＯバッファ１３に格納された後、出力部１４Ａから順次読み出されて外部へ転送される。 - 特許庁

The semiconductor device is provided with a reversed amplifier 160 which is arranged in parallel to the vibrator and formed by using an insulated gate transistor, a buffer circuit 180 for transmitting a signal output from the reversed amplifier to the other circuit, and a transmission gate 170A which is arranged between the output terminal of the reversed amplifier and the input terminal of the buffer circuit and formed by using an insulated gate transistor.例文帳に追加

半導体装置は、振動子と並列に設けられ、絶縁ゲート型のトランジスタを用いて形成された反転増幅器１６０と、絶縁ゲート型のトランジスタを用いて形成され、反転増幅器から出力される信号を他の回路に伝達するためのバッファ回路１８０と、反転増幅器の出力端子とバッファ回路の入力端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲート１７０Ａと、を備える。 - 特許庁

A buffer amplifier 1 of wide band low impedance which reduces output impedance of a transistor Q0 is inserted between the transistor Q0 being the signal source and a transistor Q1 constituting the current mirror with this transistor Q0, thereby, output capacity of the laser drive circuit can be reduced even when the number of transistors Q1, Q2, ... Qn constituting the output stage are many.例文帳に追加

信号源となるトランジスターＱ０と、このトランジスターＱ０とカレントミラーを構成するトランジスターＱ１との間に、トランジスターＱ０の出力インピーダンスを低下させる広帯域低インピーダンスのバッファアンプ1を挿入し、これにより、出力段を構成するトランジスターＱ１、Ｑ２、・・・Ｑｎの数が多い場合でも、レーザー駆動回路の出力容量を低下させることができる。 - 特許庁

As to an output current from the second constant current circuit 7, an output voltage from a photocoupler 15 which is controlled by a feedback voltage is inputted in the PWM comparator 3 through a feedback terminal FB, and an output of the PWM comparator 3 is inputted in a gate of a MOSFET 11 through a buffer circuit 4, thereby controlling the amplitude of a current of the MOSFET 11.例文帳に追加

第２定電流回路７からの出力電流は、フィードバック電圧で制御されたフォトカプラー１５からの出力電圧がフィードバック端子ＦＢを介してＰＷＭ比較器３に入力され、ＰＷＭ比較器３の出力をバッファ回路４を介して、ＭＯＳＦＥＴ１１のゲートに入力することで、ＭＯＳＦＥＴ１１の電流の大きさが制御される。 - 特許庁

The data recording/reproducing device 100 is provided with a general input/output interface part (ATA) 102 and an exclusive input/output interface part 101 and constituted so as to directly interface AV stream data with an AV information compressor 112 or an AV information expander 113 connected to the exclusive input/output interface part 101 while buffering the data in the buffer memory 103.例文帳に追加

データ記録再生装置１００は、汎用入出力インタフェース部（ＡＴＡ）１０２に加え、専用入出力インタフェース部１０１を備え、バッファメモリ１０３でバッファリングしながら、専用入出力インタフェース部１０１に接続された、ＡＶ情報圧縮器１１２又はＡＶ情報伸張器１１３とＡＶストリームデータを直接インタフェースできる構成を有している。 - 特許庁

Concerning an input signal 302 output from an output buffer 1, a state of the input signal is held by a hold circuit 3, when it is possible to determine whether a slew rate function is normally working, and a signal 307 in a state (at Low if normal) corresponding to a held state is inverted and output to a hold circuit 217 via AND circuits 214 and 215.例文帳に追加

出力バッファ１から出力された入力信号３０２について、スリューレート機能が正常か否かを判断することの可能な時の入力信号の状態を保持回路３が保持すると共に保持した状態に対応した状態（正常であればLow状態）の信号３０７を反転してＡＮＤ回路２１４、ＡＮＤ回路２１５を介して保持回路２１７に出力している。 - 特許庁

The feeder/programming/buffer system 50 comprises a flexible feeder mechanism 55 capable of receiving an unprogrammed device with a large number of different configurations, a programming mechanism 70 for executing the programing operation to the unprogrammed device at a high-speed rate, and an output buffer mechanism 75 for supplying the programmed device to a circuit board assembly 30.例文帳に追加

フィーダ／プログラミング／バッファシステム（５０）は、プログラムされていないデバイスを多数の異なる態様で受取る柔軟性のあるフィーダ機構（５５）と、プログラミング動作をそれらプログラムされていないデバイスに対し高速レートで実行するプログラミング機構（７０）と、プログラムされたデバイスを回路板アセンブリ（３０）に与える出力バッファ機構（７５）とを有する。 - 特許庁