「output buffer」に関連した英語例文の一覧と使い方(51ページ目) - Weblio英語例文検索

A plurality of buffer circuits, Buffer1, Buffer2, and Buffer3 are connected in parallel to its output terminal and controlled to turn on only one of them while turning off the others by using the first switch circuits, SW1, SW2, and SW3.例文帳に追加

その出力端に複数個のバッファ回路Ｂｕｆｆｅｒ１、Ｂｕｆｆｅｒ２、Ｂｕｆｆｅｒ３が並列に接続され、第１のスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３により、１個のみがオンとなり、他はオフになるように制御されている。 - 特許庁

Especially, the sample hold circuit 22 includes a capacitor SC which is connected to a ground terminal AVSS2 prepared independently of the output buffer circuit 23 and is charged to the voltage level of the analog video signal on the basis of the potential of this ground terminal AVSS2.例文帳に追加

特に、サンプルホールド回路２２は出力バッファ回路２３から独立に設けられる接地端子ＡＶＳＳ２に接続されこの接地端子ＡＶＳＳ２の電位を基準にしてアナログ映像信号の電圧レベルに充電されるキャパシタＳＣを含む。 - 特許庁

This sensor output detection circuit 2 comprises: multiplexers 3 and 4 for respectively switching a row wiring 1a and a column wiring 1b of a sensor mat 1; and a buffer circuit 5 for preventing current from entering another sensor cell R at sensing.例文帳に追加

センサ出力検出回路２は、センサマット１の行配線１ａを切り換えるマルチプレクサ３と列配線１ｂを切り換えるマルチプレクサ４、及びセンシング時に他のセンサセルＲへの廻り込み電流を防止するためのバッファ回路５等を具備している。 - 特許庁

An address calculation device calculates addresses in an output buffer that receives coded data of each split image plane on the basis of the quantity of the coded data corresponding to one image plane of a received moving picture signal stored in 1st-6th code storage device.例文帳に追加

アドレス計算器は、第一〜第六の符号蓄積器に蓄積された入力動画像信号の一画面分に相当する符号化データの量に基づき、前記各分割画面の符号化データが供給される出力バッファ内のアドレスを計算する。 - 特許庁

A light receiving element of an image pickup section 18 placed corresponding to a color filter of a color separation filter CF of a digital still camera 10 receives a light, an A/D converter section 20 converts an obtained image pickup output into image digital data and a buffer memory 22 stores the image data.例文帳に追加

ディジタルスチルカメラ10は、色分解フィルタCFの色フィルタに対応して配設されている、撮像部18の受光素子で受光し、得られた撮像出力をA/D 変換部20手段でディジタル信号の画像データに変換し、バッファメモリ22に画像データを記憶する。 - 特許庁

The controller 10 latches N-channel control signals NCNT5-NCNT1 to change N-channel impedance control signals NCNTY5-NCNTY1 when N-channel transistors NTr5-NTr1 in the output buffer 30 with the impedance control turn off.例文帳に追加

また、インピーダンス・コントロール付き出力バッファ３０のＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１がオフになる時にＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴ１を変化させる。 - 特許庁

The in-device address information for all the lines is transmitted to a scheduler 4, and the scheduler 4 performs scheduling based on the instructed address information, and operates buffer management for each output link.例文帳に追加

装置内アドレス情報は全回線分、スケジューラ４へと通知され、スケジューラ４が指示されたアドレス情報を基にスケジューリングを行って出力リンク毎にバッファ管理を行い、高速インタフェースマクロ２ａ，２ｂを介してパケットメモリ５からパケットデータを読出す。 - 特許庁

In a keyboard 12, the frequency of a key code (output of a processor 2) produced by a key input is modulated (FSK-frequency shift keying) by a modulator 5, and necessary carrier components alone pass through a filter 6 and fed to a conductive key top 4 via buffer amplifier 7.例文帳に追加

キーボード１２ではキー入力により発生したキーコード（プロセッサ２の出力）が変調器５により周波数変調（ＦＳＫ）され、必要なキャリア成分のみフィルタ６を通過し、バッファアンプ７を経て導電性キートップ４に供給される。 - 特許庁

If the PWM duty is not output within the prescribed time or the difference is at the criterion value or greater, the PWM duty is not transferred to the buffer circuit 17 but the arithmetic means 15 is instructed to cancel and retry the current arithmetic operation.例文帳に追加

規定時間内にＰＷＭデューティが出力されない場合または差分が判定値以上の場合には、ＰＷＭデューティをバッファ回路１７に転送せず、演算手段１５に対し今回の演算を取り消して再度の演算を指令する。 - 特許庁

The sampling rate converter is provided with a buffer (203) which captures input data, a sampling rate converter core (201) for converting the sampling rate of its output data, and a sampling rate conversion control section (202) which can control sampling conversion of the sampling rate converter core.例文帳に追加

入力データを取り込むバッファ（２０３）と、その出力データのサンプリングレートを変換するためのサンプリングレートコンバータコア（２０１）と、上記サンプリングレートコンバータコアにおけるサンプリングレート変換を制御可能なサンプリングレート変換制御部（２０２）とを設ける。 - 特許庁

A reproduction speed control part 142 reads buffer capacity Br for reception and sets a reproduction rate v_0 for reproduction at a speed slower than a standard reproduction speed for reproduction of data by an output means when a specified threshold value Bu is not reached.例文帳に追加

再生速度制御部１４２にて、受信用バッファ容量Ｂｒを読み取り、所定の閾値Ｂｕを下回ると、出力手段でデータを再生させる標準再生速度より遅い速度で再生する状態となる再生レートｖ_０を設定する。 - 特許庁

The repeater buffer parts 5-1 to 5-n are also treated as unicast packets which has one of the plurality of branched parts to which the arrived multicast packets are not yet transferred as the destination and controlled so that they are switched to the target output ports.例文帳に追加

中継バッファ部５−１〜５−ｎもまた、到着したマルチキャストパケットを未だ転送されていない複数の分岐先のうちの一つを宛先とするユニキャストパケットとして取り扱い、目的の出力ポートにスイッチングされるように制御する。 - 特許庁

Transfer gates 50 and 51 alternately transfer data transferred to the pair of data lines DBa and DBb to a data line pair RDB in each cycle of the clock CLK, and the data are amplified by a read amplifier 25 and outputted to an input-output buffer 27.例文帳に追加

データ線対ＤＢａ，ＤＢｂに転送されたデータはトランスファゲート５０，５１によってクロックＣＬＫの１周期ごとに交互にデータ線対ＲＤＢに転送され、リードアンプ２５によって増幅され入出力バッファ２７へ出力される。 - 特許庁

The data amounts of the respective compressed data are compared by a difference counter 3, a mode selection part 4 decides the encoding mode for minimizing the data amount by the compared result and a data output part 5 selects and reads the compressed data by the decided encoding mode from the buffer 2 and turns them to the output data of the block.例文帳に追加

その各圧縮データのデータ量を差分カウンタ３によって比較し、その比較結果によってモード選択部４が、データ量が最少となる符号化モードを決定し、データ出力部５がその決定に従って、バッファ２からその決定された符号化モードによる圧縮データを選択して読み出し、そのブロックの出力データとする。 - 特許庁

If synchronous signals and frame identification signals provided from the outside are provided to a plurality of signal processing circuits, phase difference of video signals output from the signal processing circuits is reduced, which makes it possible to match the phases of the video signals output from the signal processing circuits using a line buffer and to display a high-resolution video.例文帳に追加

外部から供給された同期信号やフレーム識別信号を複数の信号処理回路に供給した場合に信号処理回路から出力される映像信号の位相差が少なくなるので、ラインバッファを用いて、信号処理回路から出力される映像信号の位相を一致させて、高解像度の映像表示を行うことができる。 - 特許庁

By having a dummy cell array 201 arranged in a memory cell array 101, and an intermediate buffer 300 arranged between the dummy cell array and the input-output circuits 400, control signal of the input-output circuit 400 can be operated at a high speed and at a high frequency in the memory of a large bit width, while the effect of increasing area to the absolute minimum is suppressed.例文帳に追加

ダミーセルアレイ２０１をメモリセルアレイ１０１内に配置し、中間バッファ３００を入出力回路４００の間に配置することにより、ビット幅の大きなメモリにおいても面積増大効果を最小限に抑えつつ、入出力回路４００の制御信号を高速かつ高周波で動作させることを可能にする。 - 特許庁

By converting an output voltage obtained from the floating diffusion of a solid-state imaging device into current signals, shifting a DC level by using the current signals, lowering the power supply voltage and outputting it from a drive circuit, the power supply voltage of the output buffer circuit is lowered and power consumption is reduced without lowering the conversion efficiency and the frequency characteristics.例文帳に追加

固体撮像素子のフローティングディフュージョンから得られる出力電圧を電流信号に変換し、該電流信号を用いて直流レベルシフトして電源電圧を下げて駆動回路から出力することにより、変換効率や周波数特性を低下させることなく、出力バッファ回路の電源電圧を下げて消費電力を削減する。 - 特許庁

An output side of an asynchronous transfer mode ATM switch section 20 of a high speed router discriminates packets being output objects in the unit of virtual channel VC, a control packet is stored in a priority buffer 21a so as to give priority to a control path through which the control packet passes according to the discrimination result and outputted with priority thereby reserving a communication band of the control path.例文帳に追加

高速ルータのＡＴＭスイッチ部２０の出力側で、その出力対象となるパケットをＶＣ単位で判別し、その判別結果に従って、制御用パケットが通る制御パスを優先するように、その制御用パケットを優先バッファ２１ａに格納して優先的に出力することにより、上記制御パスの通信帯域を確保する。 - 特許庁

To realize a structure at a low cost capable of effectively suppressing the occurrence of noises or vibrations such as so-called tooth hitting sounds between both output shaft 10 and worm shaft 6 by devising the shape and structure of a buffer member 21 which is incorporated in a torque joint part 20 installed between the leading end of the output shaft 10 and the base end of a worm shaft 6.例文帳に追加

出力軸１０の先端部とウォーム軸６の基端部との間に設けるトルク継手部２０に組み込んだ緩衝部材２１の形状及び構造を工夫する事により、上記両軸１０、６同士の間で歯打ち音と呼ばれる騒音や振動が発生する事を有効に防止できる構造を、低コストで実現する。 - 特許庁

A delay control part 210 and a delay control part 220 which transmit control signals ZRDHO, ZRDLO for making data output from a data output circuit 240 at different time in response to the order of data to be outputted when performing the burst readout of the data of a memory array 100, are provided in an IO buffer 150.例文帳に追加

メモリセルアレイ１００のデータをバースト読出しする際、データ出力回路２４０からデータを出力させるための制御信号ＺＲＤＨ０および制御信号ＺＲＤＬ０を、出力されるデータの順番に応じて、異なる伝播時間で伝達する遅延制御部２１０と遅延制御部２２０とを入出力バッファ１５０内に設ける。 - 特許庁

A buffer data / background color data selection section 54 selects and outputs a background color for a prescribed period on the basis of the control signal from the background color data output discrimination section 50 to output the background color and to display it on a screen when the progressive image signal on the basis of only an input image signal is not formed at a rising state of power supply or the like.例文帳に追加

バッファデータ／背景色データ選択部５４は、背景色データ出力判定部５０からの制御信号により、所定期間は背景色を選択出力することで、電源立ち上げ時など入力画像信号のみに基づくプログレッシブ画像信号ができていない時に背景色を出力し、これを画面表示する。 - 特許庁

A delay adjusting cell for adjusting the delay time of signals in a semiconductor integrated circuit using a buffer comprises an input stage A for shaping input signals, a delay adjuster D for delaying the shaped signals utilizing the crosstalk delay, and an output stage E for shaping output signals from the delay adjuster D.例文帳に追加

半導体集積回路における信号の遅延時間をバッファにより調整する遅延調整セルであって、入力される信号を整形する入力段Ａと、整形した信号を、クロストーク遅延を利用して遅延させる遅延調整部Ｄと、遅延調整部Ｄから出力された信号を整形する出力段Ｅと、を備える。 - 特許庁

An output signal line of a tri-state buffer 14 of a control section 9a of an operation system of a transmission controller is connected to a CPU 12a configuring the control section 9a via a loopback receiver circuit 18 by each bit and a monitor circuit allows the CPU 12a to capture a signal of the output signal line by each bit via the loopback receiver circuit 18.例文帳に追加

伝送制御装置の動作系の制御部９ａの３ステートバッファ１４の出力信号線を各ビット毎にループバック用レシーバ回路１８を介して制御部９ａを構成するＣＰＵ１２ａに接続し、前記出力信号線の信号を各ビット毎に前記ループバック用レシーバ回路を介してＣＰＵ１２ａに取り込む監視回路を設ける。 - 特許庁

This invention includes a current voltage converter 100 to take out the current detected by a photo diode(PD) 1 and convert it into a voltage signal, a peak detector 200 to detect the peak from the output signal of this current voltage converter 100, and a buffer circuit 300 to output the signal from the peak detector 200 after converting the impedance.例文帳に追加

フォトダイオード（ＰＤ）１の検出電流を取り出して電圧信号に変換する電流電圧変換部１００と、この電流電圧変換部１００の出力信号から検出信号のピークを検出するピーク検出部２００と、ピーク検出部２００からの信号をインピーダンス変換して出力するバッファ回路部３００とを有する。 - 特許庁

A bottom clip PD amplifier has a current voltage converter 100 to take out the current detected by a photo diode(PD) 1 and convert it into a voltage signal, a clip circuit 200 to clip the laser-off section of the output signal of this current voltage converter 100, and a buffer circuit 300 to output the signal from the clip circuit after converting the impedance.例文帳に追加

ボトムクリップ型ＰＤアンプは、フォトダイオード（ＰＤ）１の検出電流を取り出して電圧信号に変換する電流電圧変換部１００と、この電流電圧変換部１００の出力信号のレーザオフ部をクリップするクリップ回路部２００と、このクリップ回路部２００からの信号をインピーダンス変換して出力するバッファ回路部３００とを有する。 - 特許庁

The noise reduction circuit is configured such that a delay circuit is inserted to each bit of each semiconductor to individually shift an inversion timing of output data so as to deviate a peak timing of the transient current momentarily flowing through the output IO buffer thereby reducing a noise due to a sudden change in a power supply voltage and a GND voltage in the inside of each semiconductor.例文帳に追加

半導体の出力の各ビット毎に遅延回路を挿入して出力データの反転のタイミングを個々にずらし、出力ＩＯバッファで瞬間的に流れる過渡電流のピークタイミングをずらすことにより、半導体内部の電源電圧およびＧＮＤ電圧の急変によるノイズを低減させるように構成する。 - 特許庁

When received data is switched from sound data (data (1), (2)) of the first sound source to sound data (data (3)) of the second sound source, a control value of the output volume of the sound data of the second sound source is supplied to an amplifier according to the timing that the sound data of the second sound source is supplied from the output buffer to a D/A converter.例文帳に追加

受信したデータが第１の音源の音声データ（データ（１），（２））から第２の音源の音声データ（データ（３））に切り替わった場合、第２の音源の音声データが出力バッファからＤ／Ａ変換器に供給されるタイミングに合わせて、第２の音源の音声データの出力音量の制御値を増幅器に供給する。 - 特許庁

A reverse current reduction technique is realized, by mounting a circuit to take in a PWM signal, an output signal of the switching regulator and a supply voltage the and an OR gate for outputting a logic signal for controlling the turning ON/OFF of a PMOS buffer positioning at the output.例文帳に追加

逆電流低減技法が、ＰＷＭ信号と、スイッチングレギュレータの出力信号と、供給電圧とを取り入れて、逆電流の流れの開始を知らせるためのロジック信号を出力する回路、および出力に位置するＰＭＯＳバッファのオン／オフを制御するためのロジック信号を出力するＯＲゲートを実装することによって実現される。 - 特許庁

In the circuit using an SFQ as an information carrier, a transmission checker is arranged in an outlet of a banyan network, a code previously added to an output cell from the banyan network is monitored and when the code is a normal value, it is written in an output buffer but when the code is an abnormal value, it is rewritten into normal value and inputted to a banyan network of the next stage.例文帳に追加

ＳＦＱを情報担体として用いた回路において、バンヤン網の出口にトランスミッションチェッカーを配して、バンヤン網からの出力セルに予め付加されたコードをモニターし、そのコードが正常値であれば、出力バッファーに書き込み、そのコードが異常値であれば、正常値に書き換えた後、次段のバンヤン網に入力するように構成する。 - 特許庁

A power supply voltage VDD is supplied to the source of a transistor TrP1 through an ammeter provided in the IC tester, a ground potential GND is supplied to the source of a transistor TrN1 from the IC tester, and a voltmeter provided in the IC tester is connected to an external output terminal P1 in the case of measuring the resistance of the output buffer B1.例文帳に追加

出力バッファＢ１の抵抗値を測定する場合、ＩＣテスタ内に設けられた電流計を介してトランジスタＴｒＰ１のソースに電源電圧ＶＤＤを供給し、ＩＣテスタから接地電位ＧＮＤをトランジスタＴｒＮ１のソースに供給し、ＩＣテスタ内に設けられた電圧計を外部出力端子Ｐ１に接続する。 - 特許庁

To provide an image recording device capable of recording an enlarged or reduced image larger on a recorded medium without exceeding the storage capacity of an output buffer nor recording the image with absence or in divisions of a plurality of pages.例文帳に追加

出力バッファの記憶容量を越えて画像が欠けたり複数頁に分割されて記録されてしまうことなく、拡大または縮小した画像を被記録媒体により大きく収めて記録することが可能な画像記録装置を提供することを目的とする。 - 特許庁

When the shutter button is fully pushed to output a second signal, the camera stores an image file "C'" corresponding to the image data "C" nearest to the generation time point of the second signal before generating the second signal among the image data stored in the buffer memory.例文帳に追加

シャッターボタンが全押しされて第２の信号が出力されると、バッファメモリに記憶されている画像データのうち、第２の信号発生前であって第２の信号の発生時点に直近の画像データ「Ｃ」に対応する画像ファイル「Ｃ′」をメモリーパックに記憶させる。 - 特許庁

To reduce power consumption by lessening an area supplied to layout of an output stage of a drive signal by being applied to a flat display device by an organic EL element for instance, concerning a buffer circuit, a circuit for driving a display device and the display device.例文帳に追加

本発明は、バッファ回路、ディスプレイ装置の駆動回路、ディスプレイ装置に関し、例えば有機ＥＬ素子によるフラットディスプレイ装置に適用して、駆動信号の出力段のレイアウトに供する面積を小さくして消費電力を低減することができるようにする。 - 特許庁

The Bluetooth module 15 is configured to include a buffer 17 and a converter 18, receives sound data from a sound source 14 of an apparatus provided externally and providing a digital output, and transmits the sound data to another Bluetooth module 16 provided with an inverse converter 19 and a loudspeaker 20.例文帳に追加

本発明のブルートゥースモジュール15は、バッファ17と変換器18とを含んで構成され、外部に設けられたデジタル出力を有する機器の音源14からの音声データを受信して、逆変換器19、スピーカ20を備える他のブルートゥースモジュール16に音声データを送信している。 - 特許庁

The delay lock circuit is composed of a clock unit delay line 1, an output clock unit driver 2, a delay mirror controller 3, a timing control unit 4, an encoder 5, an input clock unit buffer 64, and first, second and third multiplexers 61, 62, 63.例文帳に追加

ディレイロック回路は、クロック単位ディレイ線１と、出力クロック単位ドライバー２と、ディレイミラー制御器３と、タイミング制御ユニット４と、エンコーダ５と、入力クロック単位バッファー６４と、第１、第２及び第３多重化装置６１、６２、６３とから構成される。 - 特許庁

A mode set control circuit 56 controls an input/output buffer 54 in accordance with the control signal SE based on a trigger signal TR indicating finish of operation based on an operation command, and connects a mode set value control circuit 56 to any of registers 26, 28, 30.例文帳に追加

動作コマンドに基づく動作の終了を示すトリガ信号ＴＲに基づき、モード設定制御回路５６は制御信号ＳＥに応じて入出力バッファ５４を制御し、レジスタ２６，２８，３０のいずれかにモード設定値記憶部５８を接続する。 - 特許庁

A compressor 0102 that compresses data accumulated in a buffer memory 0101 into fixed-length coded data per the prescribed number of pixels (16×16) block, an image memory 0103 that accumulates coded data, and a control device 0100 that controls input and output of each device and timing of processing are provided.例文帳に追加

バッファメモリ0101に蓄積された画像データを所定画素数(16×16)のブロック毎に固定長の符号データに圧縮する圧縮装置0102、符号データを蓄積する画像メモリ0103、各装置の入出力や処理のタイミングを制御する制御装置0100を備える。 - 特許庁

Then, completion notification of output and read processing of a read data buffer of the block 2 and a request acceptance signal from the block 1 are supplied to a read data register block 3 and the read data is outputted toward the processing system at which the request is accepted.例文帳に追加

そしてブロック２の読み出しデータバッファの出力及び読み出し処理終了通知とブロック１から要求受付信号が読み出しデータレジスタブロック３に供給されて、要求の受け付けられた処理系に向けて読み出しデータが出力される。 - 特許庁

To provide a noise elimination circut whose its occupied are and power consumption are reduced, no buffer circuit is required for an output of a solid-state image pickup element, the time constant can easily be set to a proper value and a reset noise can sufficiently be eliminated.例文帳に追加

占有面積と消費電力を小さくでき、固体撮像素子の出力にバッファ回路が不要で、時定数が容易に最適な値に設定可能でリセット雑音を充分に除去することができる、固体撮像素子用雑音除去回路を提供する。 - 特許庁

Besides, a level comparator 13 provided in the connection deciding circuit A compares the voltage of a signal transmitted from an output step 11c of the transmitting buffer 11 inside the SDH analyzer 1 with a level reference voltage 2 and the connecting state of a connecting cable 3b is decided.例文帳に追加

また、接続判定回路Ａに備えたレベル比較器１３は、ＳＤＨアナライザ１内の送信バッファ１１の出力段１１ｃから送信される送信信号の電圧とレベル基準電圧 とを比較し、接続ケーブル３ｂの接続状態を判定する。 - 特許庁

Even when the 1st power supply voltage is cut off, as the operating power supply voltage signal voltage in the stand-by state is held by the latch circuit which receives the 2nd power supply voltage, so the output buffer circuit can be kept in a high impedance state without failure.例文帳に追加

第１の電源電圧が遮断されても、第２の電源電圧を動作電源電圧として受けるラッチ回路により、スタンバイ状態時の信号電圧が保持されており、確実に、出力バッファ回路を出力ハイインピーダンス状態に保持することができる。 - 特許庁

When a data read signal 11 of the CPU 6 is received while receiving the address coincidence signal 9, a read data switching device 10 gives a substitute register read signal 13 to a data output buffer 15 and outputs the data of the register 5 to a data bus 16.例文帳に追加

読み出しデータ切り替え器１０は、アドレス一致信号９を受けている時にＣＰＵ６のデータ読み出し信号１１を受けると代替レジスタ読み出し信号１３をデータ出力バッファ１５に与えて代替レジスタ５のデータをデータバス１６に出力させる。 - 特許庁

The encoder is constituted so as to display, to a bit stream, a plurality of the pictures that are a sufficient number of the pictures so that an output order of the pictures can be restored, and that are constituted so as to conduct buffer processing in the order of decoding.例文帳に追加

上記エンコーダは、ピクチャの出力順序を回復できるほど十分な数のピクチャであって、復号化順にバッファ処理を行うように構成された、上記のような複数のピクチャの表示をビットストリームに対して形成するように構成される。 - 特許庁

The digital decoder for television receiver comprises: an input for receiving a digital audio/video signal, a means for demodulating and decoding the input signal into an output signal intended for the television receiver; and a first buffer memory into which the input signal is diverted after demodulation in the live mode of operation.例文帳に追加

デコーダが、オーディオ／ビデオ信号を受信する入力と、該入力された信号をテレビ受信機向けの出力信号へ復調及びデコードする手段と、ライブモードにおいて入力信号が復調後に転送されてくる第一のバッファ・メモリとを有する。 - 特許庁

A picture data control circuit 18 transfers the processed picture from the circuit 16 and an output picture from the circuit 30 between an intermediate buffer 20, a compression/ extension processing circuit 22 and a main memory 14 respectively as a main picture and the thumbnail.例文帳に追加

画像データ制御回路１８は、色処理回路１６からの処理済み画像及びファイル用サムネイル処理回路３０の出力画像をそれぞれ主画像及びサムネイルとして、中間バッファ２０、圧縮伸長処理回路２２、及び主メモリ１４間で転送する。 - 特許庁