「output buffer」に関連した英語例文の一覧と使い方(52ページ目) - Weblio英語例文検索

A power supply generating circuit 16 of an input output buffer includes: a transistor Pt 10 connected to a high level power supply VDE; a transistor Nt 13 connected to a low level power supply VSS; and a protection circuit 21 connected between both the transistors Pt 10, Nt 13.例文帳に追加

入出力バッファの電源作成回路１６は、高電位電源ＶＤＥに接続されたトランジスタＰｔ１０と、低電位電源ＶＳＳに接続されたトランジスタＮｔ１３と、両トランジスタＰｔ１０，Ｎｔ１３の間に接続された保護回路２１を備えている。 - 特許庁

When a plurality of the memories provided with a synchronous read/write function are used as a frame buffer and image data are transmitted to the memories, the memories output the image data to a display simultaneously, thereby, the memory capacity required when driving is reduced and the circuit and the control system is simplified.例文帳に追加

同期読み書き機能を具えた複数のメモリがフレームバッファとして使用され、画像データがメモリに伝送される時、メモリが同時に画像データをディスプレイに出力し、駆動時に必要な記憶容量を減らして回路と制御システムを簡易化する。 - 特許庁

To provide a compound semiconductor epitaxial wafer in which the increase of resistance components caused by the rapid discontinuity of a band gap in the interface between an AlGaInP clad layer and a GaAs buffer layer is suppressed, and a photoelement of higher output can be obtained, and to provide a production method therefor.例文帳に追加

ＡｌＧａＩｎＰクラッド層とＧａＡｓバッファ層との界面における急激なバンドギャップ不連続による抵抗成分増加を抑制し、より高出力の光素子を得ることができる化合物半導体エピタキシャルウェハおよびその製造方法の提供。 - 特許庁

In this receiver and method, an adder 201-1 adds a signal selected by a switch 101 that is a signal obtained by subtracting a pilot symbol and a replica signal of a decoding data symbol from a receiving signal, and a replica signal of a pilot symbol which is output from a replica signal buffer 112.例文帳に追加

加算器２０１-1は、受信信号からパイロットシンボル及び復調データシンボルのレプリカ信号を除去した信号であるスイッチ１０１により選択された信号とレプリカ信号バッファ１１２から出力されたパイロットシンボルのレプリカ信号を加算する。 - 特許庁

The identifier of the message 70 stored in the reception buffer 42a is compared with an identifier recorded in the identifier storage part 40 in the comparator 43a, and the results are output to the arithmetic processing part 10 and one of the interface 31a and the interface 31b.例文帳に追加

受信バッファ４２ａに記憶されたメッセージ７０の識別子は、コンパレータ４３ａで識別子記憶部４０に記録された識別子と比較され、その結果は演算処理部１０と、インターフェース３１ａ又はインターフェース３１ｂのいずれかに出力される。 - 特許庁

When the signal 11 of the CPU 6 is received while the signal 9 is not received, the read data switching device 10 gives a memory read signal 12 to a data output buffer 14 and outputs the data of a storage circuit 3 to the data bus 16.例文帳に追加

読み出しデータ切り替え器１０は、アドレス一致信号９を受けていない時にＣＰＵ６のデータ読み出し信号１１を受けるとメモリ読み出し信号１２をデータ出力バッファ１４に与えて記憶回路３のデータをデータバス１６に出力させる。 - 特許庁

A level comparator 12 provided in a connection deciding circuit A compares the voltage of a signal transmitted from an output step 11b of a transmitting buffer 11 inside an SDH analyzer 1 with a level reference voltage 1 and the connecting state of a connecting cable 3a is decided.例文帳に追加

接続判定回路Ａに備えたレベル比較器１２は、ＳＤＨアナライザ１内の送信バッファ１１の出力段１１ｂから送信される送信信号の電圧とレベル基準電圧 とを比較し、接続ケーブル３ａの接続状態を判定する。 - 特許庁

In an input parallel conversion circuit 62, the information bits input at the (q) bit units are stored in a buffer, and the information bits in mp bit parts are output in the stored order in the stored information bits at the timing of excesses over mp bits of the quantities of storages.例文帳に追加

入力パラレル変換回路６２においては、qビット単位で入力される情報ビットがバッファに蓄積され、蓄積量がmpビットを超えたタイミングで、蓄積された情報ビットのうち、蓄積された順にmpビット分の情報ビットが出力される。 - 特許庁

An output buffer 150 is the load which need not use all the voltages applied for this voltage boosting system as the driving voltage and its low-potential side electrification end which should normally be grounded is connected to the voltage supply end of the system power source 500.例文帳に追加

出力バッファ１５０は、この昇圧システムにとって印加される電圧の全てを駆動電圧として利用する必要のない負荷であり、通常は接地電位とされるべきその低電位側給電端は、システム電源５００の電圧供給端に接続される。 - 特許庁

Thereby it is enough that the output buffer circuit of the video signal line drive circuit 300 has the driving capability necessary for charging a video signal line up to the desired potential within the shortest period (here, the H level period of the changeover control signal).例文帳に追加

このことにより、映像信号線駆動回路３００の出力バッファ回路は、最も短い期間（ここでは切換制御信号ＧＳｆのＨレベル期間）内に所望の電位まで充電するのに必要な駆動能力を有するだけで足りることになる。 - 特許庁

The data line driving circuit includes a buffer circuit (500) including inverters (501 to 503) having thin film transistors, which waveform-shape and output a transfer signal as a sampling control signal when the transfer signal is input from a shift register circuit (400), according to respective latch circuits.例文帳に追加

データ線駆動回路は、シフトレジスタ回路（４００）から転送信号が入力されると、波形整形してサンプリング制御信号として出力する薄膜トランジスタを有するインバータ（５０１〜５０３）を、各ラッチ回路に対応して夫々含むバッファ回路（５００）を備える。 - 特許庁

A power supply control circuit 12 controls the power supply voltage of the level shift circuit 11 so as to exceed the sum of the power supply voltage of the output buffer circuit 10 and the threshold voltage of the MOS transistors in a partial period of a recovery/reuse cycle in the charge recovery circuit 13.例文帳に追加

電源制御回路１２は、電荷回収回路１３における回収・再利用のサイクルの一部期間において、レベルシフト回路１１の電源電圧が出力バッファ回路１０の電源電圧とＭＯＳトランジスタの閾値電圧との和を超えるように制御する。 - 特許庁

To provide a plant data input/output device, which can sufficiently secure the reliability of a transmitting/receiving buffer memory with a simple configuration even without adding a redundant bit or the like for a parity check and further, does not increase the memory capacity for normality confirmation.例文帳に追加

パリティチェックのために冗長ビットなどを付加しなくても、簡単な構成でもって送受信バッファメモリの信頼性を十分に確保することができ、しかも、健全性確認のためのメモリ容量を増加させることがないプラント入出力装置を提供する。 - 特許庁

The data transfer device holds single transfer data in the buffer 108 to a single transfer request from the image processor 2 and a burst transfer request from the image input/output device 3, and controls a selector 107 and a selector 109 so that burst transfer to the memory 4 is performed.例文帳に追加

画像処理装置２からのシングル転送要求と、画像入出力装置３からのバースト転送要求に対し、バッファ１０８にシングル転送データを保持するとともに、メモリ４へのバースト転送を行うようセレクタ１０７、セレクタ１０９を制御する。 - 特許庁

To provide a CMOS output buffer protecting circuit which can be formed using the CMOS technique of a low voltage of 3.3 V, but is durable against a high voltage of 5 V and does not take out any current in the state of impressing no power (namely, in the state of no existence of VDD).例文帳に追加

低電圧３．３ＶのＣＭＯＳ技術で形成できるが、高電圧５Ｖに耐え、パワーが加えられていない状態（即ち、ＶＤＤが存在しない状態）において、電流を取り出すことのないＣＭＯＳ出力バッファ保護回路を提供する。 - 特許庁

To provide a shock buffer means excellent in durability and a shock buffering property, preventing a break of a pinion gear of a fuel injection pump by a shock caused by pressing and abutting of an output rod, and not disturbing movement of an amount adjustment rack to a starting increase position by a start spring.例文帳に追加

出力ロッドの押圧接当による衝撃で燃料噴射ポンプのピニオンギヤが破損するのを防止し、耐久性と衝撃緩衝性に優れ、スタートスプリングによる調量ラックの始動増量位置への移動を妨げない衝撃緩衝手段を提供する。 - 特許庁

A row address is supplied to the data input terminal if a row address register 11 via a buffer gate, and the output of the row address register 11 is supplied to the data input terminal of a word decoder 17A via a complementary signal generation circuit 15 and a predecoder 16.例文帳に追加

一方では、行アドレスがバッファゲートを介して行アドレスレジスタ１１のデータ入力端に供給され、行アドレスレジスタ１１の出力が相補信号生成回路１５及びプリデコーダ１６を介してワードデコーダ１７Ａのデータ入力端に供給される。 - 特許庁

In the semiconductor integrated circuit which is connected to a memory through the intermediary of a bus that is used by the other circuits in common, a switching device intercepting the propagation of signals is provided to buffer circuits BUFI and BUFO which are provided to each of input/output terminals T1 to Tn connected to the bus.例文帳に追加

他の回路と共通のバスを介してメモリに接続される半導体集積回路において、バスと接続される入出力端子Ｔ１〜Ｔｎごとに設けられたバッファ回路ＢＵＦＩ、ＢＵＦＯに、信号の伝搬を遮断するスイッチ素子を設ける。 - 特許庁

When the output section outputs the data read out from the buffer memory to the device of the succeeding stage, the section outputs the data in order from the line close to the picture origin of the picture data after the data are rotated based on a set rotational angle and the picture element close to the picture origin (step Sa4).例文帳に追加

バッファメモリから読み出した画像データを後段の装置に出力する際、設定された回転角度に基づく回転後の画像データの画像原点に近いラインから順番に、かつ画像原点に近い画素から順番に出力している（ステップＳａ４）。 - 特許庁

This device comprises an auxiliary pressure changing chamber 51 formed with the auxiliary movable wall 53 and the fixed wall 52 mounted inside a constant pressure chamber 15 to have the auxiliary movable wall 53 abut on a second output member 43 via a first buffer member 61 when the auxiliary movable wall 53 moves forward.例文帳に追加

補助可動壁５３と固定壁５２とからなる補助変圧室５１を定圧室１５内に設け、補助可動壁５３の前進時に、第１緩衝部材６１を介して補助可動壁５３を第２出力部材４３と当接させる構成とした。 - 特許庁

An output voltage of a charge pump 3 is monitored by a voltage detection circuit 5 and when a boosting capability of the charge pump 3 is not sufficient, a buffer 4 and a charge pump 7 are operated to supply a sufficient boosting voltage to an address selector circuit 9 and a memory array 10.例文帳に追加

チャージポンプ３の出力電圧を電圧検出回路５によって監視し、チャージポンプ３の昇圧能力が充分でない場合、バッファ４およびチャージポンプ７を動作させ、充分な昇圧電圧をアドレス選択回路９およびメモリアレイ１０に供給する。 - 特許庁

The input circuitry also includes switching circuitry for selectively coupling the sampling capacitor with an input of the sample and hold circuitry during the second operating phase and to an output of the autozeroing input buffer during the first operating phase.例文帳に追加

入力回路はまた、第２の動作段階中に、サンプリングコンデンサをサンプル＆ホールド回路の入力と選択的に結合するため、また、第１の動作段階中にサンプリングコンデンサを自動ゼロ化入力バッファの出力と選択的に結合するためのスイッチング回路を含む。 - 特許庁

An impedance controller 10 latches P-channel control signals PCNT5-PCNT1 to change P-channel impedance control signals PCNTY5-PCNTY1 when P-channel transistors PTr5-PTr1 in an output buffer 30 with an impedance control turn off.例文帳に追加

インピーダンス制御部１０は、インピーダンス・コントロール付き出力バッファ３０のＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ１がオフになる時にＰチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１をラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴ１を変化させる。 - 特許庁

A fluorine molecular laser system includes a discharge chamber filled with mixed gas containing fluorine molecules and buffer gas, a composite electrode which is connected to a discharge circuit for exciting the mixed gas in the discharge chamber, and a resonator for generating the output beam.例文帳に追加

フッ素分子レーザシステムは、フッ素分子とバッファガスを含む混合ガスで充たされた放電チャンバと、前記放電チャンバ内にあって前記混合ガスを励磁するための放電回路に接続された複合電極と、前記出力ビームを発生するための共振器とを含む。 - 特許庁

To provide an imaging apparatus obtaining a photographed image excellent in image quality free from fixed pattern noise by efficiently and accurately measuring and correcting a characteristic variation when characteristics of column amplifiers of a CMOS image sensor are varied and there are a plurality of output buffer amplifiers.例文帳に追加

ＣＭＯＳイメージセンサの列アンプの特性ばらつき、出力バッファアンプが複数ある場合にはその特性ばらつきを、効率よく且つ精度良く測定し、補正することにより、固定パターンノイズのない画質良好な撮像画像を得る撮像装置を提供する。 - 特許庁

For each of the scanning positions, from the scanning resuming position to the scanning stop position, data are used as image data derived based on image data to be generated, in response to an electric signal to be output from an image sensor and image data stored in the buffer memory.例文帳に追加

走査再開位置から走査停止位置までの各走査位置については、イメージセンサから出力される電気信号に応じて生成される画像データと、バッファメモリに格納されている画像データと、に基づいて導き出されるデータを画像データとする。 - 特許庁

A buffer logic block 73 logically processes data inputted from a demultiplexer 72 and outputs such output data based on the PCI standard to a multiplexer 71 that a PCI I/F 6 is in an idle state waiting for logic process results by an FPGA 1.例文帳に追加

バッファ論理ブロック７３は、デマルチプレクサー７２から入力されたデータを論理処理し、ＰＣＩＩ／Ｆ６がＦＰＧＡ１による論理処理結果を待機するアイドル状態となるようなＰＣＩ規格に従った出力データをマルチプレクサー７１に出力する。 - 特許庁

A font rasterizer 124 converts the character objects into raster data to output the raster data, on the basis of attribute designation read from the attribute data buffer 123 and font data to be acquired, detects a character object with a bookmark attached thereto on the basis of the attribute, and utilizes a bookmark buffer 125 so as not to rasterize duplicatingly a character object with the same bookmark ID attached thereto.例文帳に追加

フォントラスタライザ１２４は、アトリビュートデータバッファ１２３から読み出した属性の指定、取得されるフォントデータに基づいて、文字オブジェクトをラスタデータに変換して出力するとともに、属性に基づいて、ブックマークが付与されている文字オブジェクトを検出し、ブックマークバッファ１２５を利用して、同一のブックマークＩＤが付与されている文字オブジェクトに関しては、重複してラスタライズを行わないようにする。 - 特許庁

In this semiconductor memory, a clock input buffer which outputs an internal clock signal INCLK is provided, and a NOT circuit 15 into which a external signal/CS is input is provided; and the output of the NOT circuit 15 and a refresh demand signal RFR are input, and an OR circuit 16 which outputs their logical sum as an internal clock enable signal INCE to the clock input buffer 10 is provided.例文帳に追加

半導体記憶装置において、内部クロック信号ＩＮＣＬＫを出力するクロック入力バッファを設け、外部信号／ＣＳが入力されるＮＯＴ回路１５を設け、このＮＯＴ回路１５の出力及びリフレッシュ要求信号ＲＦＲが入力され、その論理和を内部クロックイネーブル信号ＩＮＣＥとして、クロック入力バッファ１０に対して出力するＯＲ回路１６を設ける。 - 特許庁

An output adjustment value of an adjustment value control logic which outputs the most suitable impedance adjustment value in accordance with the impedance variance of a buffer due to temperature changes during operation of the device is collated with an already set impedance adjustment value, and the collation result is used as a prediction report to control the use of a line including the related buffer, thereby avoiding the occurrence of a fault in the line.例文帳に追加

装置稼動中の温度変化によるバッファのインピーダンス変動に追随して、最適なインピーダンス調整値を出力する調整値制御論理の出力調整値と、既に設定されているインピーダンス調整値を照合し、その照合結果を予兆報告として利用して、関係するバッファが含まれる線路の使用を制御することで、当該線路の障害発生を回避する。 - 特許庁

An address correction part 123 stores the reading and writing addresses of a buffer memory part 119 when reproduction is stopped, corrects an address so as to read reproduction data subsequent to the stored reading address without waiting for the rotational stability of a disk 110 when the reproduction is resumed, and quickly starts the output of subsequent data from the buffer memory part 119.例文帳に追加

アドレス補正部１２３は、再生を停止する際にバッファメモリ部１１９の読み出しアドレスと書き込みアドレスを記憶し、再生を再開する際に、ディスク１１０の回転安定を待つことなく、記憶した読み出しアドレスの続きから再生データの読み出しを行うようアドレスを補正し、バッファメモリ部１１９内の続きのデータをすぐに出力開始できるようにすることにより、上記課題を解決する。 - 特許庁

The optical disk reproducing apparatus 20 comprises: a decode processing circuit 6 for generating decoded data 21 by decoding encoded data read from an optical disk 1 to write the decoded data 21 in a buffer memory 8; a data processing circuit 11 for converting decoded data 22 read from the buffer memory 8 into output data; and an optical disk rotation control circuit 7 for controlling a number of rotations of the optical disk 1.例文帳に追加

光ディスク（１）から読み出した変調データを復調した復調データ（２１）を生成し、復調データ（２１）をバッファメモリ（８）に供給する復号処理回路（６）と、バッファメモリ（８）から読み出された復調データ（２２）を出力用データに変換するデータ処理回路（１１）と、光ディスク（１）の回転数を制御する光ディスク回転制御回路（７）とを具備する光ディスク再生装置（２０）を構成する。 - 特許庁

The game situation is discriminated by a package voice data reading part 101, package voice data corresponding to the relevant game situation are read out of a package voice data storage part 51, the read package voice data are sent into a queue buffer 52 by a queuing executing part 102, and the package voice data sent into the queue buffer 52 are outputted from a speaker 23 as voice by an output processing part 103.例文帳に追加

パッケージ音声データ読出部１０１は、ゲーム状況の判断を行い、当該ゲーム状況に対応付けられているパッケージ音声データをパッケージ音声データ記憶部５１から読み出し、キューイング実行部１０２は、読み出されたパッケージ音声データをキューバッファ５２に送り込み、出力処理部１０３は、キューバッファ５２に送り込まれたパッケージ音声データをスピーカ２３から音声として出力する。 - 特許庁

An input buffer (inverter G_1), full band passing circuits (DELYIANNIS phase shift circuits) having at least two secondary transmission functions and an output buffer (inverter G_2) are sequentially connected, the full band passing circuits having the two secondary transmission functions have phase characteristics with respect to different frequencies and are cascade connected to obtain the approximately fixed delay time over the wide frequency band.例文帳に追加

入力バッファ（インバータＧ_１）と、少なくとも２個の２次の伝達関数を持つ全帯域通過形回路（ＤＥＬＹＩＡＮＮＩＳ形移相回路（Ｉ），（ＩＩ）と、出力バッファ（インバータＧ_２）とを順次接続し、２個の２次の伝達関数を持つ全帯域通過形回路は、異なる周波数に対する位相特性を有し、従続接続することで広い周波数帯域においてほぼ一定の遅延時間とする。 - 特許庁

This data exchanging device is provided with a buffer 8 making ATM cells temporarily undergo standby queue at an output port 6, reads ATM cells when the ATM cells constituting the same packet are assembled in the buffer 8, performs VPI/VCI conversion of the ATM cells in a packet unit and outputs the ATM cells in a data exchanging device exchanging ATM cells in which a variable length packet is divided into a fixed length blocks.例文帳に追加

この発明に係るデータ交換装置は、可変長パケットを固定長ブロックに分割したＡＴＭセルを交換するデータ交換装置において、出力ポート６にＡＴＭセルを一時的に待機行列させるバッファ８を備え、そのバッファ８に同一のパケットを構成するＡＴＭセルがそろうと読み出してパケット単位でＡＴＭセルのＶＰＩ／ＶＣＩ変換を行い出力するようにした。 - 特許庁

The receiving device 2 is configured to receive the modulation signal from the transmission device 1, generate a slot constituting a frame to be decapsulated to an IP packet, sort an IP packet including clock information in a packet sorting part 22, calculate a retention time based on the delay amount in a priority output buffer 24-1, and delay the IP packet by the retention time to be thereafter output.例文帳に追加

受信装置２は、送信装置１から変調信号を受信し、フレームを構成するスロットを生成し、ＩＰパケットにデカプセル化し、パケット振り分け部２２においてクロック情報を含むＩＰパケットを振り分け、優先用出力バッファ２４−１において遅延量に基づいて滞留設定時間を算出し、滞留設定時間分遅延させた後出力する。 - 特許庁

This image processor comprises a highlight detecting means 104 for detecting a highlight region from a color luminance signal, a color converting means 106 for adaptively switching outputs, a halftoning means 107 and a means 117 for rearranging an index output and can performing a series of processing from an input to a band buffer in at least one line without being stalled for each output color.例文帳に追加

カラー輝度信号からハイライト領域を検出するハイライト検出手段１０４と、適応的に出力を切り替える色変換手段１０６と、ハーフトーニング手段１０７と、インデックス出力を再配置する手段１１７から構成され、入力からバンドバッファーに至る一連の処理を各出力色毎に少なくとも１ラインはストールなく行えることを特徴とする。 - 特許庁

An output circuit includes: an NMOS transistor 15 of an output buffer 8, a transistor on drive circuit 51 configured to turn on the transistor 15; a switchable current source 52 configured to turn off the transistor 15; and a drive control circuit 50 configured to control the transistor on drive circuit 51 and the switchable current source 52 respectively.例文帳に追加

出力回路は、出力バッファ８のＮＭＯＳトランジスタ１５と、このトランジスタ１５をｏｎ動作させるためのトランジスタｏｎ動作駆動回路５１と、このトランジスタ１５をｏｆｆ動作させるためのＳＷ機能付電流源５２と、前記トランジスタｏｎ動作駆動回路５１と前記ＳＷ機能付電流源５２との各々を制御する駆動制御回路５０とにより構成される。 - 特許庁

While when using the data bus lines 6a and 6b as two single data buses, a differential amplifier 42 transmits data to data bus lines 102a and 102b as they are, a data signal DATA2 is applied to the data bus line 6b by the switching circuit 26, the output buffer circuit 46 is activated by the switching circuit 72, and data are outputted from an output node NOUT2.例文帳に追加

一方、データバス線６ａ、６ｂを２本の単一データバスとして使用する場合には、差動増幅器４２はデータをそのままデータバス線１０２ａ、１０２ｂに伝達し、切換回路２６によってデータ信号ＤＡＴＡ２がデータバス線６ｂに与えられ、切換回路７２によって出力バッファ回路４６が活性化されて出力ノードＮＯＵＴ２からデータが出力される。 - 特許庁

A portable information terminal reads predetermined digital data stored in a storage device provided in the portable information terminal, converts the read predetermined digital data into analog audio data, transfers the converted analog audio data to an audio reproducing buffer provided in the portable information terminal, and outputs the transferred analog audio data to an infrared communication device as one output channel signal by first audio data output means provided in the portable information terminal.例文帳に追加

携帯情報端末は、形態情報端末が備える記憶装置に保持される所定のデジタルデータを読み出し、読み出された所定のデジタルデータをアナログオーディオデータに変換し、変換された前記アナログオーディオデータを携帯情報端末が備えるオーディオ再生バッファへ転送し、転送されたアナログオーディオデータを、一の出力チャンネル信号として赤外線通信装置へ出力する。 - 特許庁

To make needles flow of through current preventable by performing amplifying operation keeping an indefinite potential in a sense amplifier as it is, in a memory circuit performing such control that an output buffer is connected directly to a sense amplifier circuit, the sense amplifier circuit is utilized as an output data latch, and the sense amplifier circuit is brought into an operation state even at the time of other than read-out.例文帳に追加

センスアンプ回路に直接出力バッファを接続して、センスアンプ回路を出力データラッチとして利用し、データ読出し時以外にもセンスアンプ回路を動作状態とするような制御を行なう方式のメモリ回路において、センスアンプ回路が不確定な電位のまま増幅動作することによって不要な貫通電流が流れるのを防止できるようにする。 - 特許庁

The control circuits 4 and 5 control the input signals to the pre-buffers 2 and 3 so that the signals that the pre-buffers 2 and 3 output to the output-stage buffer 1 gently vary at the start of the variation of the input signals and also speedily vary a specified time after the start of variation of the input signals.例文帳に追加

制御回路４、５は、入力信号の遷移開始時には、プリバッファ２、３が出力段バッファ１へ出力する信号を緩やかに遷移させ、入力信号の遷移開始時から所定の時間経過後には、プリバッファ２、３が出力段バッファ１へ出力する信号を速やかに遷移させるように、プリバッファ２、３への入力信号を制御するようになっている。 - 特許庁

An output control circuit 21 converts a matching error data pattern to the corresponding normal data pattern by comparing sent-out data inputted to a buffer 18 with error pattern data in the pattern memory 17 by a pattern check circuit 19 and sends them from a data output signal line 25, and also sends a control signal indicating that from a control signal line 26 at the same time.例文帳に追加

出力制御回路２１は、パターンチェック回路１９によるバッファ１８に入力された送出データとパターンメモリ１７内のエラーデータパターンとの比較により、一致したエラーデータパターンを、対応した正常データパターンに変換してデータ出力信号線２５から送出すると共にその旨を表す制御信号も同時に制御信号線２６から送出する。 - 特許庁

A PCR correction term calculating part 134 calculates a PCR correction term, based on the input time of the PCR packet included in the multiplexing stream, which is temporarily stored in the output buffer part 131 and also based on the output time of the packet being the prescribed number packets before the PCR packet.例文帳に追加

ＰＣＲ補正項算出部１３４は、入力時刻記憶部１３３が記憶している、出力バッファ部１３１に一時記憶されている多重化ストリームに含まれるＰＣＲパケットの入力時刻と、出力時刻測定部１３２が計測して得られる、そのＰＣＲパケットよりも上記所定数個前のパケットの出力時刻とに基づいて、ＰＣＲ補正項を算出する。 - 特許庁

The random number generating circuit has a parallel circuit which is connected to an input of a selection circuit 101 and has buffer circuits 103_1 to 103_n selected by the selection circuit 101 and an inverter circuit 102 with a control terminal connected to an input of the parallel circuit and an output of the selection circuit 101.例文帳に追加

選択回路１０１の入力に接続され、選択回路１０１により選択されるバッファ回路１０３_１〜１０３_ｎを有する並列回路と、並列回路の入力及び選択回路１０１の出力に接続される制御端子付インバータ回路１０２とを有する。 - 特許庁