「output buffer」に関連した英語例文の一覧と使い方(55ページ目) - Weblio英語例文検索

An inclination correction value calculating part 10 finds an inclination correction value to be found from the size of the error and the number of samples in the frame and a decoded data correcting part 11 corrects the error frame so as to continue it with the next frame by distributing the inclination correction value to the respective sample values in the error frame outputted from a decoded data output buffer.例文帳に追加

傾斜補正値算出部１０はエラーの大きさとフレーム内サンプル数とにより求まる傾斜補正値を求め、復号データ補正部１１は傾斜補正値を復号後データ出力バッファから出力されるエラーフレーム内の各サンプル値に配分してエラーフレームを次フレームと連続するように補正する。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

The output signal of a color picture frame buffer 2 is inputted to a color/monochrome picture signal converting circuit 3 to be disassembled into three routes of 8-bit digital picture signals and vertical and horozontal syncbronizing signals and picture signals from frame memories 11, 12 among them are inputted to a LUT(line unit) 17 to be converted into 8-bit picture data.例文帳に追加

カラー画像フレームバッファ２の出力信号はカラー／モノクローム画像信号変換回路３に入力されて３系統の８ビットディジタル画像信号と垂直、水平同期信号に分解され、このうちフレームメモリ１１と１２からの画像信号がＬＵＴ１７に入力され、８ビットの画像データに変換される。 - 特許庁

The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.例文帳に追加

また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁

A control signal is generated in a wobble detector circuit to control the gain of the variable gain amplifiers 3 and 4 by using a comparator 10, a low-pass filter, and a control buffer 17 based on each of the rectified signal of the reproduced optical disk signals 1 and 2 which are the output data of the variable gain amplifiers 3 and 4.例文帳に追加

ウォブル検出回路において、可変利得器３及び４の出力である光ディスク再生信号１及び２の整流信号に基づいて、それぞれ一つの比較器１０、低域通過フィルタ及び制御バッファ１７を用いて可変利得器３及び４の利得制御を行う制御信号を生成する。 - 特許庁

To improve inconvenience in which control boards are not standardized into one type, so that productivity does not improve, for there is a form that an elevator control board using serial multiple signal transfer is monitored by an elevator monitoring board using a parallel signal and an output buffer of an interface is needed for every elevator, so that it is impossible to use them effectively.例文帳に追加

直列多重信号伝送を用いたエレベータ制御盤を並列信号を用いたエレベータ監視盤で監視する形態があるため、制御盤が１種類に標準化されず生産性が向上せず、また、インターフェース部の出力バッファを、号機単位で必要とし、有効活用できない。 - 特許庁

A relay macro-cell is structured by an inverter IN1 in which an input signal A is supplied to between VDD1 and GND, an inverter IN2 in which an input signal VOFF is supplied to between VDD2 and the GND, and a buffer which is controlled according to the input signal A, the input signal VOFF and output signals of the inverters IN1, IN2.例文帳に追加

ＶＤＤ１とＧＮＤ間に入力信号Ａが供給されるインバータＩＮ１と、ＶＤＤ２とＧＮＤ間に入力信号ＶＯＦＦが供給されるインバータＩＮ２と、入力信号Ａ，入力信号ＶＯＦＦおよびこれらインバータＩＮ１，ＩＮ２の出力信号により制御されるバッファから構成されている。 - 特許庁

To obtain an image data encoding device for avoiding the fact that compression processing reducing a code amount of image encoding data concentrates in a specific block when an image data is encoded in each block, and for avoiding an overflow of an output buffer memory storing the image encoding data while suppressing a deterioration in image quality.例文帳に追加

画像データをブロック毎に符号化する際、画像符号化データの符号量を削減する圧縮処理が特定ブロックに集中するのを回避することができ、これにより画像符号化データを格納する出力バッファメモリのオーバーフローを、画質低下を抑えつつ回避することができる画像データ符号化装置を得る。 - 特許庁

To provide an input/output buffer circuit which stops supplying power to a portion or the whole of a circuit not in operation and reduces the power consumption for a semiconductor device which operates with power having a higher voltage than its power.例文帳に追加

自分自身の電源の電圧よりも高い電圧の電源で動作する半導体装置と混在して用いられる可能性のある半導体装置において、動作していない回路の一部もしくは全部に対して電源の供給を停止し、その消費電力を削減することができる入出力バッファ回路を提供する。 - 特許庁

A CPU 101 adjusts the phases of modulation signals read from an effect waveform memory 11 with respect to the rising timing of music waveform data inputted from an input section 104 and modulates the data employing the phase adjusted modulation signals and stores the modulated data in an output buffer 105.例文帳に追加

ＣＰＵ１０１は、入力部１０４から入力された楽音波形データの立ち上がりタイミングに対して、エフェクト波形メモリ１１から読み出した変調信号の位相を合わせるように調整して、楽音波形データを位相調整した変調信号で変調して出力バッファ１０５にストアする。 - 特許庁

To provide a D/A conversion circuit whose conversion precision can be enhanced without the need for a buffer circuit for weighting purpose where a deviation due to weighting of an output voltage in low-order bits produced resulting from parallel connection between a resistance array for low-order bits and resistors for generating a reference voltage is avoided.例文帳に追加

重み付けするためのバッファ回路を設ける必要がなく、かつ、下位ビット用の抵抗列を基準電圧発生用の抵抗と並列接続することから発生する下位ビットの出力電圧の重み付けによるズレをなくすことにより、ＤＡ変換精度を向上させることができるＤＡ変換回路を提供する。 - 特許庁

When the detected amount of data is equal to a predetermined amount or larger, the stream output control part 205A determines recording to the 1st recording device as abnormal, and changes the recording destination to a separate 2nd recording device 107, and records the digital signal read from the temporary write buffer 204 to the 2nd recording device 107.例文帳に追加

ストリーム出力制御部２０５Ａは、前記検出したデータ量が所定量以上である場合、第１の記録装置１０５への書込みが正常でないと判定して、記録先を別の第２の記録装置１０７へ振り替え、一時書込みバッファ２０４から読み出したデジタル信号を第２の記録装置１０７に記録する。 - 特許庁

When video signals are input to a coding section 1, the video signals are rearranged in the order of coding by an image rearranging section 11, DCT coding is performed thereon by a DCT section 13, and the video signals are quantized by a quantizing section 14, variable-length-coded by a variable length coding section 15 and output as coded data via a buffer memory 16.例文帳に追加

ビデオ信号が符号化部１に入力すると、画像並び替え部１１にて符号化順に並び替えられ、ＤＣＴ部１３によりＤＣＴ符号化され、量子化部１４にて量子化され、可変長符号化部１５にて可変長符号化され、バッファメモリ１６を介し符号化データとして出力される。 - 特許庁

The electronic still camera includes an imaging portion for photoelectric converting a subject image formed by a photographing optical system to a video picture signal, a recording portion for recording the video picture signal obtained from the imaging portion to the recording media, and a buffer memory portion capable of tentatively storing video picture signals output from the imaging portion for a plurality of screens.例文帳に追加

電子スチルカメラが、撮影光学系によって形成された被写体像を映像信号に光電変換する撮像部と、撮像部から得られた該映像信号を記憶媒体に記録する記録部と、撮像部から出力される映像信号を一時的に複数画面分格納可能なバッファメモリ部とを有している。 - 特許庁

The sample-hold circuit 20 includes: a switch element 21 for sampling an input signal Vin; the capacitive element 22 for holding the sampled input signal with a charging voltage of Vc=Vin-Vce; and a buffer amplifier 23 for applying impedance conversion to the input signal Vin=Vc+Vce held in the capacitive element 22 and providing an output.例文帳に追加

サンプル・ホールド回路２０は、入力信号Ｖｉｎをサンプリングするスイッチ素子２１と、サンプリングされた入力信号ＶｉｎをＶｃ＝Ｖｉｎ−Ｖｃｅの充電電圧でホールドするコンデンサ素子２２と、コンデンサ素子２２にホールドされた入力信号Ｖｉｎ＝Ｖｃ＋Ｖｃｅをインピーダンス変換して出力するバッファアンプ２３とを有している。 - 特許庁

The drive scanner 5 includes: a shift register to output an input signal from each stage while shifting the phase by one horizontal period each; a pulse generator for generating a pulse in a horizontal period cycle; and a buffer for extracting only one pulse according to the input signal, and outputting it to the corresponding scan line DS as the control signal.例文帳に追加

ドライブスキャナ５は、水平期間づつ位相をずらしながら入力信号を各段から出力するシフトレジスタと、水平期間周期でパルスを生成するパルスジェネレータと、入力信号に応じて一つのパルスのみを抜き取って対応する走査線ＤＳに制御信号として出力するバッファとを有する。 - 特許庁

A CD player 1 reads one frame data to put in an internal memory 8a of an audio DSP 8 when the audio DSP 8 decodes encoded audio data, and the audio decoder 8 repeatedly decodes the data in the internal memory 8a until the decoded data can be written into an output buffer 9.例文帳に追加

ＣＤプレーヤ１において、オーディオＤＳＰ８が符号化された音声データを復号する際に、１フレーム分のデータをオーディオＤＳＰ８内の内蔵メモリ８ａに読み込み、そのデータをデコードした後に、出力バッファ９に書き出すようになるまでは、オーディオデコーダ８は内蔵メモリ８ａのデータを繰り返しデコードする。 - 特許庁

To provide an optical disk player which can output second data read from a second sector of an optical disk and recorded in a buffer memory when the second sector is designated after outputting first data read from a first sector of an optical disk to a processing circuit for reproducing information, and to provide a program.例文帳に追加

情報の再生を行う処理回路に対し、光ディスクの第１セクタから読み出される第１データを出力した後、第２セクタが指示された場合、バッファメモリに既に記録されている第２セクタから読み出された第２データを出力することが可能な光ディスク再生装置、プログラムを提供することを目的とする。 - 特許庁

In an output buffer circuit, voltage Vref being gate voltage of a PMOS transistor 31 is changed in accordance with voltage of power supply voltage VCC1, a PMOS transistor 32 is serially connected to the PMOS transistor 31, and gate voltage of the PMOS transistor 32 is changed in accordance with the voltage of the power supply voltage VCC1.例文帳に追加

電源電圧ＶＣＣ１の電圧に応じてＰＭＯＳトランジスタ３１のゲート電圧である電圧Ｖｒｅｆを変えると共に、ＰＭＯＳトランジスタ３１にＰＭＯＳトランジスタ３２を直列に接続しＰＭＯＳトランジスタ３２のゲート電圧を電源電圧ＶＣＣ１の電圧に応じて変えるようにした。 - 特許庁

To provide a recording apparatus and a recording method for decreasing the capacity of a buffer memory even when a video data recorder having an interface with e.g., a computer adopts the recording apparatus and the recording method is configured to input/output the data to/from the computer so as to enhance the affinity with the computer.例文帳に追加

記録装置及び記録方法に関し、例えばコンピュータとの間のインターフェースを有するビデオデータの記録装置に適用して、コンピュータとの間でもデータを入出力できるように構成してコンピュータとの親和性を高める場合でも、バッファメモリの容量を小さくすることができるようにする。 - 特許庁

At the start of TS reproduction from the recording medium or during switching between the special reproduction and normal reproduction, a reproduction system which outputs a stream in timing similar to input timing during recording and a reproduction system which monitors the amount of data stored in the buffer of the decoder and controls the stream output accordingly are properly and discriminatingly used.例文帳に追加

記録媒体からのTS再生開始時、および特殊再生と通常再生を切り換える際に、記録時の入力タイミングと同様なタイミングでストリーム出力を行う再生方式と、デコーダのバッファに蓄積されたデータ量を監視し、それに合わせてストリーム出力を制御する再生方式とを適宜使い分ける。 - 特許庁

When a state where output of an acceleration sensor 66 becomes almost medium is periodically being generated, the portable terminal 60 determines that a vehicle is in a normal traveling state, acquires travel information from an ECU 20 and commands the travel recording device 40 to store the travel information in a ring buffer set in a temporary storage unit 46.例文帳に追加

携帯端末６０は、加速度センサ６６の出力が中程度になる状態が定期的に発生している場合、車両が通常走行状態にあると判断し、ＥＣＵ２０から走行情報を取得して一時記憶部４６に設定されたリングバッファに記憶するように走行記録装置４０に指令する。 - 特許庁

Only when a scanner input image (A4) is magnified (A3) and then exceeds a main scanning width (e.g., A3 portrait size) determined as a capacity of a line buffer of an image processing means 25, data is output through a first route shown in Fig.12(A) wherein image is rotated by an image rotating means (1)26 prior to image processing.例文帳に追加

スキャナ入力画像（Ａ４）が変倍後（Ａ３）に、画像処理手段２５のラインバッファの容量として決められている主走査幅（例えば、Ａ３縦）を超える場合にのみ、画像回転手段（１）２６画像処理前に画像回転を行う図１２（Ａ）の第一の経路で出力データ処理を行う。 - 特許庁

A driver amplifier 100 is an amplifier of a current outputting type in which a buffer circuit 10, which amplifies the voltage of an input signal vi by a gain 1 to obtain a current im according to the voltage, is provided as an inputting stage and a current amplifier circuit 12, which amplifies the current im by an amplification factor (m) to output, is provided as an outputting stage.例文帳に追加

ドライバアンプ100 は、入力信号v_iの電圧を利得１にて増幅してその電圧に応じた電流i_mを得るバッファ回路10を入力段として、その電流i_mを増幅率ｍにて増幅して出力する電流増幅回路12を出力段とする電流出力型の増幅器である。 - 特許庁

In the semiconductor integrated circuit device to which three kinds of power supply voltages are supplied, the thickness of the gate oxide film of all MOS transistors of an input/output buffer 7 operating with a power supply voltage VCC3 (approx. 1.8 V) is the same as that of a transistor suitable for use of a power supply voltage VCC 2 (approx. 3.2 V).例文帳に追加

３種類の電源電圧が供給される半導体集積回路装置において、電源電圧ＶＣＣ３（約１．８Ｖ）により動作する入出力バッファ部７のすべてのＭＯＳトランジスタのゲート酸化膜厚が、電源電圧ＶＣＣ２（約３．２Ｖ）の使用に合わせたトランジスタと同じ膜厚となっている。 - 特許庁

Also, the device comprises a control buffer 18 adjusting gain of the first and the second gain variable amplifiers based on a differential signal from an comparison-computing element 16 outputting a differential signal of output of the first and the second rectifiers, and offset of the differential signal is adjusted based on a detected result of the differential signal from the comparison-computing element 16.例文帳に追加

また、第１、第２の整流器の出力の差動信号を出力する比較演算器１６からの差動信号に基づき第１、第２のゲイン可変アンプのゲインを調整する制御バッファ１８を有し、比較演算器１６からの差動信号の検出結果に基づき当該差動信号のオフセットを調整する。 - 特許庁

To provide a broadcast receiver and a control method thereof suitable for practical use capable of attaining recording processing of broadcast contents of a recording and reproducing apparatus connected to a network with high reliability by preventing an output buffer from overflowing as much as possible.例文帳に追加

この発明は、出力バッファがオーバーフローすることを極力防止して、ネットワークに接続された記録再生機器に対する放送コンテンツの記録処理を高い信頼性を持って実現することができ、実用化に好適する放送受信装置及びその制御方法を提供することを目的としている。 - 特許庁

Thus, by sending out the test signal to the control part 14, a test mode is recognized, and when an ON-OFF control signal is made to High, operation of a latch circuit 15 is stopped, and clock is sent out to a clock output terminal 6 from the control part 14 via an AND circuit 16 and a buffer 8, to be externally outputted.例文帳に追加

このようにテスト信号が制御部１４に送出されることによって、テストモードを認識し、ＯＮ／ＯＦＦ制御信号をＨｉとするとラッチ回路１５の動作が停止しするとともに、クロックを制御部１４よりＡＮＤ回路１６、バッファ８を介してクロック出力端子６に送出して外部に出力する。 - 特許庁

To provide a dedicated buffer service method and a system thereof, and a program thereof and a recording medium whereby an operating enterprise can partway predict a data traffic volume delivered through a data network so as to facilitate the arrangement of a network facility and its operation and users of the data network make a occupancy rate contract of input or output line buffers to enhance satisfaction in network utilization.例文帳に追加

運用事業者にとっては、データネットワークに流れるデータトラフィック量をある程度予測することができ、ネットワークの設備配備や運用を容易にするとともに、データネットワークのユーザにとっては、入力または出力回線用バッファの占有率を契約することで、ネットワーク利用上の満足度を向上させる。 - 特許庁

An address comparing part 160 compares the address of the coherency request and a command with the tag address read from the copy tag 300 and the state, judges whether it is necessary to update the copy tag and outputs the address to be written and the state to a data output buffer 170 when the copy tag 300 has to be updated.例文帳に追加

アドレス比較部１６０は、コヒーレンシリクエストのアドレスおよびコマンドとコピータグ３００からリードしたタグアドレスおよびステートとを比較してコピータグ３００の更新が必要かどうかを判断し、コピータグ３００の更新が必要な場合にライトするタグアドレスおよびステートをデータ出力バッファ１７０に出力する。 - 特許庁

The output buffer control signal generator 131 reduces a high frequency component included in communication waves of communication signals on shifting from dominant to recessive to prevent ringing of communication waves by gradually increasing impedance of the transistors 132 and 133 during one bit time of a communication signal representing dominant.例文帳に追加

そして、出力バッファ制御信号生成部１３１は、ドミナントを表す通信信号の１ビット時間において、トランジスタ１３２，１３３のインピーダンスを徐々に高くすることにより、ドミナントからレセッシブへの変化時における通信信号の通信波形に含まれる高周波成分を低減して通信波形のリンギングを抑制する。 - 特許庁

The AND or OR circuit 24 or 25 generates one signal which can detect abnormality even when the abnormality exists in only one output buffer 21 from the compared results and inputs the signal to a circuit 50 for comparing expected value of LSI tester on a tester side from a test result outputting terminal 13 to judge the normal/ abnormal state of the DC tests.例文帳に追加

ＡＮＤ回路又はＯＲ回路は前記比較結果から前記出力バッファ中１個でも異常があるとこれを検出し得るひとつの信号を作成し、これをテスト結果出力端子からテスタ側のＬＳＩテスタ期待値比較回路に入力して、ＤＣテストの正常異常を判定させる。 - 特許庁

An internal clock signal aTu whose phase is faster than that of an internal clock signal Tu is supplied to a 1st delay line DL1 through output buffer circuits 12a to 12d constituting a delay monitor DLM and also supplied to a controlling part which controls the 1st and 2nd delay lines DL1 and DL2 and is not shown in the diagram.例文帳に追加

位相が内部クロック信号Ｔｕより進んだ内部クロック信号ａＴｕは、ディレイモニタＤＬＭを構成する出力バッファ回路１２ａ〜１２ｄを介して第１の遅延線ＤＬ１に供給されるとともに、第１、第２の遅延線ＤＬ１、ＤＬ２を制御する図示せぬ制御部に供給される。 - 特許庁

TAs(Terminal Adaptors) 2a, 2b use a data output timing adjustment section 218 to control read of bulk transfer data from a buffer 218a so that a frame synchronization character detected by a frame synchronization character detection section 216 is not divided into a plurality by a data transmission section 205 and not shared by network I/Fs 202a to 202c.例文帳に追加

ＴＡ２ａ、２ｂは、データ出力タイミング調整部２１８により、フレーム同期キャラクタ検出部２１６で検出されたフレーム同期キャラクタが、データ送信部２０５において複数に分割されて網Ｉ/Ｆ２０２ａ〜２０２ｃに振り分けられないように、バッファ２１８ａからのバルク転送データの読み出しを制御する。 - 特許庁

To provide a buffer circuit which realizes a large capacity drive capability and a high-speed output response and realizes reduction of a power consumption, by reducing the current value of a constant-current source in a steady state and adding a circuit for operating so as to supply or absorb load current only at a state change time.例文帳に追加

静止状態での定電流源の電流値を小さくするとともに、状態変更時のみ負荷電流を供給あるいは吸収するように動作する回路を付加することにより、大容量駆動能力、高速出力応答を可能にするとともに、低消費電力化を実現できるバッファ回路を提供すること。 - 特許庁

A buffer part 21, on the other hand, outputs the sample data stored in the first storage area 200_1 to a DAC 601 and transfers the sample data stored in the second storage area 200_2 to the first storage area 200_1 according to a clock signal A output from a timer 501 in each sampling cycle.例文帳に追加

一方、バッファ部２１は、サンプリング周期毎にタイマ５０１から出力されるクロック信号Ａに従って、先頭の格納領域２００＿１に格納されているサンプルデータをＤＡＣ６０１へと出力し、２番目の格納領域２００＿２に格納されているサンプルデータを先頭の格納領域２００＿１に転送する。 - 特許庁

When detecting response degradation (FSTRRSP=0), a correction quantity SELVCR is computed according to the response characteristics, that is, delay time τ (steps S90, 91), and the selection timing of output VLAF of an LAF sensor stored in a ring buffer is corrected to later timing with the correction quantity SELVCR (step S92).例文帳に追加

応答劣化検出時（ＦＳＴＲＲＳＰ＝０のとき）は、応答特性、即ち遅れ時間τに応じて補正量ＳＥＬＶＣＲが算出され（ステップＳ９０，９１）リングバッファに格納されたＬＡＦセンサ出力ＶＬＡＦの選択タイミングが、補正量ＳＥＬＶＣＲにより、より遅いタイミングに補正される（ステップＳ９２）。 - 特許庁

A charge-pump circuit comprises a couple of switching transistors TR1, TR2, capacitor C1, output capacitor Cout, timing adjustment circuit 10, CMOS inverters 1, 2 having a source terminal S of an N-channel MOS transistor respectively connected with the source terminal S of the transistors TR1, TR2 and a buffer circuit B1.例文帳に追加

チャージポンプ回路は、２個のスイッチングトランジスタＴＲ１，ＴＲ２、キャパシタＣ１、及び出力キャパシタＣｏｕｔ、タイミング調整回路１０、そのＮチャネル型ＭＯＳトランジスタのソース端子ＳがトランジスタＴＲ１，ＴＲ２のソース端子Ｓにそれぞれ接続されるＣＭＯＳインバータ１，２、及びバッファ回路Ｂ１を備える。 - 特許庁

A switched mode power supply system comprises two buffer capacitors CB1, CB2 connected between DC input terminals A1, A2; primary inductance units N1, NP2 connected in series with two switches SW1, SW2 that are connected in series; and a secondary coil Ns to be connected with a DC output circuit.例文帳に追加

スイッチモード電源システムは直流入力端子Ａ１、Ａ２の間に接続された二つのバッファコンデンサＣＢ１、ＣＢ２と、直列に接続された二つのスイッチＳＷ１、ＳＷ２に直列に接続された一次インダクタンスユニットＮＰ１、ＮＰ２、および直流出力回路に接続される二次コイルＮｓを備える。 - 特許庁

In a distributed processing system where plural processors 22a to 22c are connected through a network 21 and the plural processors execute a series of processings, the arbitrary processor 22a has a picture buffer storing program executed by the other processors 22b and 22c and input/output data to a terminal 24a.例文帳に追加

本発明は、ネットワーク２１を介して複数のプロセッサ２２ａ〜２２ｃが接続され、複数のプロセッサにより一連の処理を実行する分散処理システムにおいて、任意のプロセッサ２２ａが、他のプロセッサ２２ｂ、２２ｃで実行中のプログラムおよびターミナル２４ａへの入出力データを格納する画面バッファを有するものである。 - 特許庁

An internal voltage generation circuit 2 is provided with a voltage generation circuit 10 generating a second voltage Vref from a first voltage Vext fed from the outside and an output buffer 11 generating a third voltage Vint matching the second voltage, and the third voltage is used as an operation power source for an internal circuit.例文帳に追加

内部電圧発生回路（２）は、外部から供給される第１電圧（Ｖｅｘｔ）から第２電圧（Ｖｒｅｆ）を発生する電圧発生回路（１０）と、第２電圧に応ずる第３電圧（Ｖｉｎｔ）を発生する出力バッファ（１１）とを有し、第３電圧が内部回路の動作電源とされる。 - 特許庁

This logic analyzer incorporated type electronic component has: an application circuit 29 having a prescribed function incorporated in a package such as a CPU, a damping resistor or a bus buffer; and a logic analyzer 20 incorporated in the package, taking in the input/output signal to the application circuit 29 in prescribed timing, and storing it.例文帳に追加

本発明は、ＣＰＵやダンピング抵抗、バスバッファ等、パッケージ内に組み込まれた所定機能を有するアプリケーション回路２９と、このパッケージ内に組み込まれ、アプリケーション回路２９に対する入出力信号を所定のタイミングで取り込んで蓄積するロジックアナライザ２０とを備えるロジックアナライザ内蔵型電子部品である。 - 特許庁

Buffer memories 4, 5 receive a plurality of encoded data to configure one screen at an output destination, a priority discrimination unit 8 decides the priority of the encoded data, and a shaping unit 11 multiplexes the encoded data according to the priority and outputs the multiplexed data to a storage device 12.例文帳に追加

出力先で１画面を構成するための複数の符号化データをバッファメモリ４、５へ入力し、優先順位判定器８で前記符号化データの優先順位を決定し、整形器１１で前記優先順位に従って、前記符号化データを多重化し、前記多重化されたデータを記憶装置１２に出力する。 - 特許庁

When the mode value Mode is [2], modulated waveform of a musical instrument sound containing input voice is inputted to the band-pass filters BPF1 to BPF8, to extract respective formant components of the modulated waveform, which are multiplied by the envelopes of a modulating waveform (the analytical waveform data of the respective formant components), recorded in the buffer BUF to generate musical sound output Out.例文帳に追加

モード値Ｍｏｄｅ：「２」では、入力音声を含む楽器音の被変調波形をＢＰＦ１〜ＢＰＦ８に入力して被変調波形の各フォルマント成分を抽出し、バッファＢＵＦに記録された変調波形（各フォルマント成分の分析波形データ）のエンベロープを乗算して楽音出力Ｏｕｔを発生する。 - 特許庁

In a signal driving circuit of an active matrix type liquid crystal display device, n switches 161 to 16n are provided between buffer circuits 151 to 15n to which voltages responsive to an image to be displayed are inputted through reference voltage selecting circuits 131 to 13n and output terminals T1 to Tn to which video signal lines are connected.例文帳に追加

アクティブマトリクス型液晶表示装置の信号線駆動回路において、表示すべき画像に応じた電圧が基準電圧選択回路１３１〜１３ｎから入力されるバッファ回路１５１〜１５ｎと映像信号線が接続される出力端子Ｔ１〜Ｔｎとの間に、ｎ個の切換スイッチ１６１〜１６ｎを設ける。 - 特許庁