「output buffer」に関連した英語例文の一覧と使い方(53ページ目) - Weblio英語例文検索

An arithmetic circuit 23 executes the AND operation of the output signal 115 of an inverter(INV) 15 and outputs a second clock signal 117 of a duty different from that of a first clock signal 116 outputted from a buffer circuit 19.例文帳に追加

演算回路２３は、遅延回路２１の出力信号１１１ａと、インバータ（ＩＮＶ）１５の出力信号１１５の論理積演算を行い、バッファ回路１９から出力される第１のクロック信号１１６とデューティの異なる第２のクロック信号１１７を出力する。 - 特許庁

When an output waveform is dropped during the address electrical discharge, an NMOS 21 of a buffer circuit 20 is turned on to suppress a low voltage (VDL) from a low voltage power supply terminal VDL due to a back gate effect, and a signal at a potential lower than the VDL is inputted to a gate of an IGBT 13.例文帳に追加

アドレス放電時の出力波形の立ち下がり時には、バッファ回路２０のＮＭＯＳ２１がオンすることで、低電圧電源端子ＶＤＬからの低電圧（ＶＤＬ）はバックゲート効果により抑制され、ＩＧＢＴ１３のゲートには、ＶＤＬよりも低い電位の信号が入力される。 - 特許庁

To provide image processing that can be achieved with low power consumption and reduced costs by economizing storage capacitance or bands of a buffer when producing a color image from a mosaic image, which is output from an imaging device including a single-plate type color filter, and performing image deformation processing thereon.例文帳に追加

単板式のカラーフィルタを有する撮像素子から出力されたモザイク画像から、カラー画像を生成すると共に画像変形処理を行う際に、バッファの記憶容量や帯域を節減して、低消費電力化及び低コスト化を実現できる画像処理を提供する。 - 特許庁

To solve the problem that when a multi-viewpoint image signal is decoded, a buffer is required for sorting the images by viewpoint and delay is therefore caused since the decoded image signal arrayed sequentially by frame or field is output and then the frames or fields are delayed sequentially and synchronized.例文帳に追加

多視点画像信号を復号する際には、復号画像信号を１フレーム又は１フィールド毎に順次に配列して出力してから、１フレーム又は１フィールドずつ順次遅延して同時化するので、視点毎に並び替えるためのバッファが必要となり、その際に遅延が生じる。 - 特許庁

A DSM-CC encoder 44 is provided with two buffers 218, 219 that store and transmit MHEG contents converted into carousel data, a switch block 220 alternatively selects either of buffer outputs and gives the selected output to a post-stage multiplexer 45 in this configuration.例文帳に追加

ＤＳＭ−ＣＣエンコーダ４４内において、カルーセルデータに変換されたＭＨＥＧコンテンツをを蓄積して送出するために、２つのバッファ２１８．２１９を備え、このバッファ出力をスイッチブロック２２０により択一的に選択して後段のマルチプレクサ４５に対して送出するように構成する。 - 特許庁

A PCU (1) which functions as a musical sound collectively producing means produces and processes the musical sound signals of the two or more samples at predetermined time intervals based on the input musical performance information, and writes the produced musical sound signals of the two or more samples to the output buffer in the DMA (10).例文帳に追加

楽音生成手段として機能するＣＰＵ（１）は、入力した演奏情報に基づいて、所定時間間隔で複数サンプルの楽音信号をまとめて生成処理し、生成した複数サンプルの楽音信号をＤＭＡ（１０）内の出力バッファに書き込む。 - 特許庁

The digital camera provides a means for converting information on the acquired communication data and a communication status into a file format for recording, and allows an output from this conversion means to be stored temporarily in its internal storage means through a buffer according to an instruction from a user via a built-in user interface.例文帳に追加

取得した通信データの情報及び通信ステータスを、記録するファイルフォーマットへと変換する変換手段を有し、ユーザーが、装置搭載のユーザーＩ／Ｆより指示することで、前記変換手段の出力をバッファを介して装置搭載の記憶手段に一時記憶できるようにする。 - 特許庁

A power-on reset circuit (8E) inputs the power supply voltage detection signal, indicates initial setting operation of the internal circuit at prescribed timing, and makes the external input and output buffer circuit (8F) change to the operable state from high impedance state responding to the end of initial setting operation of the internal circuit.例文帳に追加

パワーオンリセット回路（８Ｅ）は、前記電源電圧検出信号を入力し、所定のタイミングで前記内部回路の初期設定動作を指示し、前記内部回路の初期設定動作の完了に応答して、外部入出力バッファ回路（８Ｆ）を高インピーダンス状態から動作可能な状態にする。 - 特許庁

Then, it reflects only normal operation results of a starting system to a standby system by transferring input-output information stored in the buffer 3a so far to the processor system of the standby system when the timer 3b detecting a fault such as program runaway is cleared normally.例文帳に追加

そして、プログラム暴走等の障害を検出するウォッチ・ドッグ・タイマ３ｂが正常にクリアされた時点で、それまでにバッファ３ａに蓄えられた入出力情報を待機系のプロセッサシステムに転送することによって、起動系の正常動作結果のみを待機系に反映する。 - 特許庁

A TS reproduction section 4 includes a data buffer 22a that temporarily stores a data stream DTS and provides an output of a data packet DTP for each unit of transmission packets, a dummy data generating section 22b that generates dummy data DMY in compliance with the MPEG 2 standards, and a data selector 22c.例文帳に追加

ＴＳ再生部４は、データストリームＤＴＳを一時的に蓄積して、伝送パケット単位ごとにデータパケットＤＴＰとして出力するデータバッファ２２ａと、ＭＰＥＧ２規格に従ったダミーデータＤＭＹを生成するダミーデータ生成部２２ｂと、データセレクタ２２ｃとを含む。 - 特許庁

A first phase comparison circuit 20a compares a first intermediate signal X1 set to a target phase state with an Hϕ1 signal via an inverter 24a and strengthens the load drive capability of an output buffer 9a when the Hϕ1 signal is delayed.例文帳に追加

目標とする位相状態に設定された第１中間信号Ｘ１と、インバータ２４ａを介したＨφ１信号とを第１の位相比較回路２０ａで比較を行なって、Ｈφ１信号が遅延している場合には出力バッファ９ａの負荷駆動能力を強める。 - 特許庁

At least a positive feedback oscillation loop comprises the differential amplifier 21 for oscillation, the differential amplifier 23 for a feedback buffer wherein output terminals Q1 and Q2 are terminated from the outside by emitter termination resistors R1 and R2, the voltage-controlled phase shifting circuit 4a and the SAW resonator 5.例文帳に追加

少なくとも、発振用差動増幅器２１，外部からエミッタ終端抵抗Ｒ１，Ｒ２により出力端子Ｑ１，Ｑ２が終端された帰還バッファ用差動増幅器２３，電圧制御型移相回路４ａ，ＳＡＷ共振子５とにより正帰還発振ループが形成されている。 - 特許庁

A control part 102 decides whether the input character string is registered in a correction history registration part 104, and when the character string is registered in the correction history registration part 104, the input buffer 101 is instructed to output a corrected character string associated with the character string.例文帳に追加

制御部１０２は、入力された文字列が修正履歴登録部１０４に登録されているか否かを判別し、修正履歴登録部１０４に登録されている文字列である場合には、その文字列に関連付けられた修正文字列を出力するよう入力バッファ１０１へ指示する。 - 特許庁

When generation of a specified development error is detected during bit map development of a writing object at a writing object writing section 132, both the developed bit map on an arbitrary page and error information for the specified development error are stored on an output buffer 112.例文帳に追加

描画オブジェクト描画部１３２によるによる描画オブジェクトのビットマップ展開中に、所定の展開エラーが発生したことを検知した場合に、展開された任意のページのビットマップと所定の展開エラーに対するエラー情報を共に出力バッファ１１２上に格納する構成を特徴とする。 - 特許庁

The address setting part 4 sets the address of the picture data to be outputted from the information on the read coordinates provided by the coordinate setting part 3 and the information on the coordinate positions of each area provided by the area setting part 2, and instructs graphic memory 5 to output the address via a buffer 6.例文帳に追加

アドレス設定部４では、座標位置設定部３より与えられる読み出し座標の情報と領域設定部２より与えられる各領域の座標位置に関する情報から、出力する画像データのアドレスを設定し、バッファ６を介して出力するようにグラフィックメモリ５に指示する。 - 特許庁

Further, a second phase comparison circuit 20b compares a second intermediate signal X2 set to a target phase state with an Hϕ2 signal via an inverter 24b and strengthens the load drive capability of an output buffer 9b when the Hϕ2 signal is delayed.例文帳に追加

また、目標とする位相状態に設定された第２中間信号Ｘ２と、インバータ２４ｂを介したＨφ２信号とを第２位相比較回路２０ｂで比較を行なって、Ｈφ２信号が遅延している場合には出力バッファ９ｂの負荷駆動能力を強める。 - 特許庁

In the latch-up prevention circuit for different power supply connection that interconnects different power supply sections for the receiving end device and a transmission end device, a buffer circuit 19 is provided between a receiving end device power supply 11 and a gate section of a 1st P-channel MOS transistor being an output control TR of the transmission end device.例文帳に追加

受端デバイスと送端デバイスの異なった電源供給部を接続する異電源接続におけるラッチアップ防止回路において、受端デバイス用電源１１と送端デバイスの出力制御用トランジスタである第１のｐＭＯＳトランジスタ１３のゲート部との間に、バッファ回路１９を有する。 - 特許庁

The controlling means includes a function of outputting the dummy printing command based on the predetermined condition, the printing means executes the dummy printing of the number of the printed sheets prepared in the buffer area when the command is output, and the pressing means executes the applying operation of all the prepared printed sheets.例文帳に追加

制御手段は、所定の条件に基づいてダミー印字指令を出力する機能を含み、当該指令が出力された時に、印字手段がバッファ領域に作り置きされた印字シートの枚数分のダミー印字を行い、押圧手段が作り置きされた全ての印字シートの貼付動作を行う。 - 特許庁

The first color component of the K+3-th pixel, the second color component of the K+4-th pixel and the third color component of the K+5-th pixel of the rendering image are written in the output image buffer as the first color component, the second color component and the third color component of the L+1-th pixel of the display part.例文帳に追加

レンダリング画像の第Ｋ＋３の画素の第１の色成分と、第Ｋ＋４の画素の第２の色成分と、第Ｋ＋５の画素の第３の色成分を、表示部の第Ｌ＋１の画素の第１の色成分、第２の色成分、第３の色成分として出力画像バッファに書き込む。 - 特許庁

As a specific technique, there are provided methods for (A) providing on-chip bypass capacitance for the control circuit to separate power feeding routes of the control circuit and the output buffer in an AC manner and (B) designing (inserting resistance) in such a manner that the vibration mode of electric parameter noise in the power feeding route becomes over-attenuation.例文帳に追加

具体的な手法は、（Ａ）制御回路用のオンチップバイパスキャパシタンスを設け、AC的に制御回路と出力バッファの給電経路を切り分ける方法、と（Ｂ）給電経路の電気パラメータノイズの振動モードが過減衰になるような設計（抵抗の挿入）をする方法がある。 - 特許庁

A termination control circuit 17 adjusts a resistance value of the termination circuit 18 to a value such that an input buffer circuit 21 detects the levels of the channels L1 and L2 as H-level signals, based on the termination control signal So and an enabling signal Se output from a determination circuit 23.例文帳に追加

そして、終端制御回路１７は、終端制御信号Ｓｏと、判定回路２３から出力される許可信号Ｓｅに基づいて、終端回路１８の抵抗値を、入力バッファ回路２１が伝送路Ｌ１，Ｌ２のレベルをＨレベルの信号として検出する値に調整する。 - 特許庁

The scan test circuit includes: a plurality of flip-flops connected in parallel to the scan chain; a clock generation circuit generating a clock supplied to the flip-flop; and a phase delay buffer for input of a clock supplied to the first flip-flop and for output of a clock supplied to the second flip-flop.例文帳に追加

スキャンチェインに並列接続される複数のフリップフロップと、フリップフロップに供給するクロックを発生するクロック発生回路と、第１のフリップフロップに供給するクロックを入力し、第２のフリップフロップに供給するクロックを出力する位相遅延バッファとを備えたスキャンテスト回路。 - 特許庁

Main data are extracted by decoding data read from a disc using a signal processing unit 4, and write and read are controlled for a buffer RAM 6 by a RAM controller 5, thereby the main data are sent to a igital/analog converter 7 at a constant rate and output via LPF 8.例文帳に追加

ディスクから読み取られたデータを信号処理部４によりデコードしてメインデータを取り出し、ＲＡＭコントローラ５によりバッファ用ＲＡＭ６に対して書込／読出制御することにより、一定レートでＤ／Ａ変換器７にメインデータを送ってＬＰＦ８を介して出力する。 - 特許庁

The input buffer 11 stops the output of the packet when the reconfigurable device 14 is reconfigured, temporarily stores a required amount (d) of packet, and starts storing packets for the next reconfiguration after the amount of packet/α time corresponding to at least (d) after the reconfiguration.例文帳に追加

入力バッファ１１は、リコンフィギュアブルデバイス１４をリコンフィギュレーションする際には、パケットの出力を停止し、所要の量（ｄ）のパケットを一時的に蓄積し、リコンフィギュレーションの後、少なくとも、ｄに相当するパケット量／α時間を経過後に次のリコンフィギュレーションのためのパケットの蓄積を開始する。 - 特許庁

An FF circuit 2 synchronizes the timing of received data, a selector circuit 3 adjusts phase, an inverter circuit 4 inverts a signal when splitting the received data into two signals, and an output buffer 5 outputs the two data which are adjusted and split as a differential signal.例文帳に追加

ＦＦ回路２で受け取ったデータのタイミングの同期をとり、セレクタ回路３で位相を調整し、インバータ回路４で受け取ったデータを２つの信号に分割する時に信号を反転させ、出力バッファ５で調整および分割された２つのデータを差動信号として出力する。 - 特許庁

A DMA (10) which functions as a reproducing means is provided therein with one output buffer having storage positions for two or more samples, wherein a write-in position and a read-out position are assigned by a write-in pointer and a read-out pointer, respectively, and writing precedes reading.例文帳に追加

再生手段として機能するＤＭＡ（１０）の内部には、複数サンプルの記憶位置を有し、書込みポインタ及び読出しポインタによって書込み位置及び読出し位置がそれぞれ指定され、書込みが読出しに先行する1つの出力バッファ（図１１）が設けられている。 - 特許庁

If a forenotice performance command stored in an output buffer is a command for specifying a performance content of a premium forenotice performance (in a case where a determination result of a step S12 is affirmative) when executing a jackpot forenotice performance, a general control CPU executes a prohibition process (a step S13).例文帳に追加

統括制御用ＣＰＵは、大当り予告演出を実行させるに際し、出力バッファに格納されている予告演出コマンドがプレミアム予告演出の演出内容を特定するコマンドである場合（ステップＳ１２の判定結果が肯定の場合）、禁則処理（ステップＳ１３）を行うようにした。 - 特許庁

A control circuit temporarily suspends the recording (reproduction), when a data residence residue determined based on a difference between a data position at which data is transmitted to a circuit on a data input/output side on a buffer and a data position at which data is transmitted to a disk drive dips from (exceeds) a preset threshold in recording (reproduction).例文帳に追加

制御回路は、バッファ上においてデータ入出力側の回路とデータ転送するデータ位置とディスクドライブとデータ転送するデータ位置との差から求まるデータ滞留残量が記録（再生）時に予め設定した閾値を下（上）回ったとき記録（再生）を一時中断する。 - 特許庁

Consequently, the probing carried out for the pads only for probing and the double use pads provided in the periphery of the semiconductor chip will be sufficient, and even when the pads only for bonding are arranged on the input/output buffer etc., no problem occurs even if many times of probing inspections are carried out.例文帳に追加

これにより、半導体チップの周辺部に設けられたプロービング専用パッド及び兼用パッドに対してプロービングを行えば足りるようになり、ボンディング専用パッドは入出力バッファ上等に配置しても、多数回のプロービングに対しても不都合が生じる懸念が解消される。 - 特許庁

Further, the moving picture reproducing apparatus properly modifies a reproduction processing speed (a start time of a frame scheduled of processing before decoding and a processing capability assigned to process the frame) on the basis of a data quantity (frame length) of the frame scheduled of processing before decoding and adjusts the quantity of moving picture data stored in an output buffer to a proper range.例文帳に追加

また、処理予定のフレームのデコード前のデータ量（フレームレングス）に基づいて、再生処理速度（そのフレームの開始時期、そのフレームを処理するために割り当てる処理能力等）を適宜変更し、出力バッファに記憶される動画像データ量を適切な範囲に調整する。 - 特許庁

Each repeater buffer circuit 301 can separate impedances of an input side and output side thereof from each other, so that a deterioration of the wave-form quality according to a parasitic capacitance on the penetrating via path of each of semiconductor chips 300_1 to 300_N can be reduced and consequently, it become possible to send a high-speed signal.例文帳に追加

各リピータバッファ回路３０１は、その入力側と出力側のインピーダンスを分離できるため、各半導体チップ３００_１〜３００_Ｎの貫通ビア経路に寄生する浮遊容量に伴う波形品質の劣化を低減でき、高速な信号を伝送することが可能となる。 - 特許庁

The buffer memories 74A, 74B, 74C consisting of shift registers have memory capacities dependent on the mutual distance interval of the partial projection areas, and shifts the projection positions of division pattern images from each other by adjusting the time it takes from the input to the output of the raster data.例文帳に追加

シフトレジスタで構成されるバッファメモリ７４Ａ、７４Ｂ、７４Ｃは、部分投影エリアの相互距離間隔に応じてそれぞれメモリ容量が相違し、ラスタデータの入力から出力するまでにかかる時間を調整することによって、分割パターン像の投影位置を等距離間隔で互いにずらす。 - 特許庁

This circuit is composed of the special register 15 composed of an EEPROM and a flip-flop connected to the special register 15 and has buffer registers 18a, 18b, and 18c which output data from the special register 15 instead during the data rewriting of the special register 15.例文帳に追加

ＥＥＰＲＯＭにて構成された特殊レジスタ１５と、この特殊レジスタ１５に接続されたフリップフロップにて構成されるとともに、特殊レジスタ１５のデータ書き換え中にこの特殊レジスタ１５からのデータ出力を代替するバッファレジスタ１８ａ、１８ｂ、１８ｃとを有する。 - 特許庁

The buffer BUF is configured so as to switch, corresponding to the control signals, an enable state wherein the differential signal corresponding to the differential signal inputted to the differential input terminal Di is outputted and a disable state wherein current consumption practically becomes zero and the differential output terminal becomes high impedance.例文帳に追加

バッファＢＵＦは、差動入力端子Ｄｉに入力される差動信号に応じた差動信号を出力するイネーブル状態と、消費電流が実質的にゼロとなり、その差動出力端子がハイインピーダンスとなるディスエーブル状態と、が制御信号に応じて切りかえ可能に構成される。 - 特許庁

In the organic thin film solar cell having the excellent electrical characteristic and durability, and its manufacturing method, a silane coupling agent which enhances in-plane conductivity of a buffer layer for obtaining high carrier output is provided by orienting main chain of polypyrrole in in-plane direction of a surface of a transparent conductive substrate.例文帳に追加

優れた電気特性と耐久性を有する有機薄膜太陽電池とその製造方法として、ポリピロールの主鎖が透明導電性基板表面に面内方向に配向し、バッファー層の面内導電率が高まりキャリアの取出しに優れる、シランカップリング剤を提示。 - 特許庁

A bias adjusting circuit 4 is set to add DC biases set by level setters 41, 42, and 43 to the inverted video signals supplied from the inverting driver so that center levels of addition output signals meet the center of the dynamic range of a buffer circuit 5.例文帳に追加

バイアス調整回路４は、反転ドライバから供給される反転ビデオ信号に対して、レベル設定器４１，４２，４３により設定される直流バイアスを加算し、加算出力信号の中心レベルがバッファ回路５のダイナミックレンジの中心に一致するように設定する。 - 特許庁

To provide a semiconductor integrated circuit which can surely measure the resistance of an output buffer having high driving capability without being affected by contact resistance between an IC tester and the semiconductor integrated circuit and whose deterioration can be desirably suppressed and to provide its test method.例文帳に追加

ＩＣテスタとの間に発生する接触抵抗の影響を受けずに駆動能力が高い出力バッファの抵抗値の測定を確実に行うことができ、好ましくは回路の劣化を抑制することができる半導体集積回路及びその試験方法を提供する。 - 特許庁

The impedance adjustment circuit for an NMOS array is provided with a comparison circuit that compares a division potential Vin by an external reference resistor and the NMOS array with a reference potential VREFn, and the NMOS array simulates the impedance of an output buffer circuit on the basis of a result of the comparison.例文帳に追加

ＮＭＯＳ用インピーダンス調整回路において、外部の基準抵抗及びＮＭＯＳアレイによる分圧電位Ｖｉｎと参照電位ＶＲＥＦｎとを比較する比較回路を設け、ＮＭＯＳアレイがこの比較結果に基づいて出力バッファ回路のインピーダンスをシミュレートするようにする。 - 特許庁

To provide a memory control system capable of shaping a waveform causing malfunction and then obtaining a reliable waveform suppressing cost increase by not using a guard ground requiring a large wiring space and then controlling the output delay time of a buffer so that simultaneous switching of signals themselves is eliminated.例文帳に追加

配線スペースを多く必要とするガードアースを使用せずに、信号自体の同時スイッチングをなくすようにバッファの出力遅延時間を制御することにより、誤動作の原因となる波形を整形し、信頼性の高い波形をコストアップを抑えて得ることができるメモリ制御方式を提供する。 - 特許庁

In this model generation system, a circuit inside an FPGA is produced by use of buffer information and pin assignment information to be produced in circuit design by a VHDL file, and the IBIS model is output by use of an arranging/wiring tool provided from each vendor on the basis of the circuit.例文帳に追加

本発明は、回路設計時に作成しなければならないピンアサイン情報とバッファ情報とを利用してFPGA内の回路をＶＨＤＬファイルで作成し、この回路に基づいて各ベンダから提供される配置配線ツールを用いてIBISモデルを出力させることにより、上記課題を解決する。 - 特許庁

A p-type transistor 600P and an n-type transistor 600N constituting a buffer transistor 600 of an output circuit which outputs driving pulses to determine a start timing and an end timing of mobility correction operation, are formed by ELA radiation scanning in a vertical direction.例文帳に追加

移動度補正動作の開始や終了の各タイミングを決定する駆動パルスを出力する出力回路のバッファトランジスタ６００を構成するｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００Ｎを垂直方向に走査されるＥＬＡ照射によって形成する。 - 特許庁

The image coding circuit 120 codes an image signal received from an image input terminal 122 according to a control method of which the output code quantity control circuit 150 informs while controlling the quantity of the outputted image coding data and stores the coded signal to the image coding data storage buffer 121.例文帳に追加

画像符号化回路１２０は、画像入力端子１２２より入力された画像信号を、出力符号量制御回路１５０が通知する制御方法に従い、出力する画像符号化データの量を制御しながら符号化し、画像符号化データ格納バッファ１２１へ格納する。 - 特許庁

The arithmetic unit 102 adds a feedback signal from a second stage AD converter 114 and subtracts a feedback signal outputted from the coefficient buffer 104 which multiplies the output of the delay unit 103 by a coefficient α and a feedback signal from the delay unit 105.例文帳に追加

このとき、演算器１０２においては、２段目のＤＡ変換部１１４からの帰還信号が加算されるとともに、遅延器１０３の出力に係数バッファ１０４にて係数αを乗じた帰還信号と遅延器１０５からの帰還信号がそれぞれ減算される。 - 特許庁

The semiconductor device has a memory cell array, an output buffer that receives data from the memory cell array and outputs the data received from the memory cell array in response to a latency signal, and a latency circuit that generates the latency signal in response to CAS latency and a read-out signal.例文帳に追加

メモリセルアレイ、メモリセルアレイからデータを受信し、レイテンシ信号に応答してメモリセルアレイから受信されたデータを出力する出力バッファ及びＣＡＳレイテンシと読出し信号に応答してレイテンシ信号を発生させるレイテンシ回路を備える半導体メモリ装置である。 - 特許庁

To provide a fuel cell capable of obtaining a sufficient buffer capacity even in high output operation, sufficiently displaying the essential ability of an enzyme, and having high performance, when the enzyme is immobilized to at least one of a positive electrode and a negative electrode.例文帳に追加

正極および負極の少なくとも一方に酵素が固定化されている場合に、高出力動作時にも十分な緩衝能を得ることができ、酵素が本来持っている能力を十分に発揮することができ、優れた性能を有する燃料電池を提供する。 - 特許庁